Es gibt einige Fragen, die den Unterschied zwischen Standard-CMOS-Prozessen und der DRAM-Herstellung erwähnen:
Warum haben Mikrocontroller so wenig RAM?
Wie integrieren sie Logik in einen DRAM-Prozess, während sie SDRAM herstellen?
Welche Unterschiede gibt es genau oder ist dies ein Geschäftsgeheimnis? Ich hätte gerne eine detaillierte Antwort für jemanden mit einem allgemeinen Verständnis des lithografischen Prozesses auf hohem Niveau.
Hier ist ein (leicht datiertes) Papier, in dem die Unterschiede erörtert werden: http://www.ece.neu.edu/faculty/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf
Grundsätzlich läuft es auf einige wichtige Unterschiede hinaus.
Leckstrom. Die Durchgangstransistoren für die DRAM-Zellen müssen einen extrem geringen Leckstrom aufweisen, da sonst der Leckstrom das in der Zelle gespeicherte Bit so schnell beeinflusst, dass Daten zwischen den Auffrischungszyklen verloren gehen. Eine verwendete Technik ist die Substratvorspannung - die "Masse" des Wafers wird auf einer Spannung ungleich Null gehalten, um die Transistorleistung zu ändern. Aus logischen Gründen möchten Sie, dass das Substrat bei 0 V liegt, um die beste Leistung (höchste Geschwindigkeit) zu erzielen. Das Papier zeigt, dass das Erstellen eines DRAM auf einem logischen Prozess von 0,5 um 20 Mal häufiger zu einem Aktualisierungszyklus führen würde, als dies für einen DRAM-Prozess erforderlich wäre. Die höhere Bildwiederholfrequenz führt zu einem erhöhten Stromverbrauch und kann zu Verzögerungen beim Speicherzugriff führen.
Schwellenspannungen. Hohe Schwellenspannungen sind erforderlich, um den Leckstrom zu senken. Hochschwellenspannungstransistoren schalten jedoch langsamer, da die Eingangsspannung höher ansteigen muss, bevor der Transistor schaltet, was mehr Zeit erfordert. Die Schwellenspannung kann durch Anlegen einer Substratvorspannung oder durch Erhöhen der Dotierstoffkonzentration eingestellt werden. Das Papier besagt, dass die DRAM-Prozessschwellenspannungen etwa 40% höher sind als die logischen Prozessschwellenspannungen. Es ist möglich, verschiedene Transistoren in unterschiedlichen Mengen zu dotieren, dies erhöht jedoch die Prozesskomplexität.
On-Chip-Verbindungen. DRAM-Designs sind sehr regelmäßig und beinhalten viele parallele Drähte mit relativ wenig Überkreuzung. Logikdesigns erfordern viel mehr Komplexität. Infolgedessen unterstützen DRAM-Prozesse nicht so viele Metallschichten wie Logikprozesse. Die Oberfläche eines DRAM ist aufgrund des Aufbaus der DRAM-Zellen ebenfalls sehr holprig, wodurch die Anzahl der Metallschichten begrenzt wird, die verwendet werden können. Logikdesigns sind viel flacher und es werden Planarisierungstechniken verwendet (sehr feines Polieren), um jede Schicht zu glätten (planarisieren), bevor die nächste Schicht darauf aufgebaut wird. DRAM-Prozesse unterstützen im Allgemeinen etwa 4 Metallschichten, während Logikprozesse mehr als 7 oder 8 unterstützen. Der aktuelle logische Stand der Technik sind 13 bis 14 Metallschichten.
Andere Probleme. Die DRAM-Zellenleckage muss sehr gering gehalten werden, um die Ladung in den Zellenkondensatoren zu halten. Die Kondensatoren müssen auch sehr flächeneffizient sein, was mit Kondensatoren auf Silizium nicht einfach ist. DRAM-Prozesse verwenden einen eher spezialisierten Prozess, um die Kondensatoren aufzubauen, die bei regulären Logikprozessen nicht verfügbar sind.
TL; DR: DRAM-Prozesse erzeugen langsame Logik, Logikprozesse erzeugen undichten DRAM. Die Hauptprozessunterschiede sind Metallschichtanzahl, Transistordotierung, Kondensatorkonstruktion und Substratvorspannung.