In Altium Designer 14.3 versuche ich, zwei 16-Bit-Busse zu einem 32-Bit-Bus zusammenzuführen, wobei einer der Eingangsbusse die unteren 16 Bit und der andere die oberen 16 Bit des Ausgangsbusses werden. Unten ist ein Bild, wenn meine Methode versucht.
Wenn ich versuche, das Dokument zu kompilieren, wird folgende Fehlermeldung angezeigt : Duplicate Net Names Bus Slice \Y[31..0]. Ich \Yverstehe , wie Altium denkt, dass ich versuche, das Netz neu zu definieren, aber ich sehe keinen besseren Weg, um die beiden Busse zusammenzuführen, als alle Stifte der beiden getrennten Busse herauszubrechen und sie zusammenzuführen. So würde ich das Design machen, wenn es ein FPGA HDL-Schema wäre.
Wie soll ich das machen?
schematics
altium
bus
Sekretformel
quelle
quelle
Antworten:
Ich bin auf dasselbe Problem gestoßen und habe es gelöst, indem ich den lokalen Netznamen im Unterblatt so geändert habe, dass er nicht mit dem Portnamen übereinstimmt. Unten ist ein Beispiel dafür, was ich getan habe:
quelle