Was ist der Anfangszustand für Q in einem SR-Latch?

In diesem Diagramm

Was wäre der Anfangszustand für Q? Da die erste NOR für S und R auf vorherigen Ergebnissen beruht, muss für die erste Iteration etwas vorhanden sein?

HINWEIS: Ich bin in einem Kurs für digitale Logik im ersten Jahr, daher ist die Frage für den theoretischen Gebrauch (Tabellenerstellung, verschiedene Hausaufgabenprobleme usw.) und nicht für die tatsächliche Implementierung. Nur für Dinge wie "Wenn R __ ist und S __ ist, was ist Q?" Einfache Dinge wie diese.

Wenn Sie das nur einschalten, ist der Anfangszustand das Ergebnis einer Rennbedingung, abhängig davon, welcher Gate-Ausgang zuerst hoch werden kann. Tatsächlich würde das eine oder andere Tor tendenziell eine schnellere Anstiegszeit haben, so dass es wahrscheinlich dazu neigen würde, in dem einen oder anderen Zustand aufzutauchen, aber es würde keine Garantie geben.

Ein RS-Latch hat einen stabilen Q-High-Zustand und einen stabilen! Q-High-Zustand, aber auch eine im Wesentlichen unendliche Anzahl metastabiler Zustände. Wenn sich der Latch in einem metastabilen Zustand befindet, können die Ausgänge für eine beliebige Zeitspanne willkürlich hoch und niedrig wechseln, obwohl sich in der Praxis die meisten metastabilen Zustände ziemlich schnell in einen stabilen Zustand auflösen.

Angenommen, jedes Gate hatte eine Ausgangsausbreitungszeit von genau einer Nanosekunde, wobei beide Eingänge gleichzeitig von hoch nach niedrig geschaltet wurden. Während die Eingänge hoch waren, wären beide Ausgänge niedrig. Dann, eine Nanosekunde nach dem Umschalten, wären beide Ausgänge hoch. Eine Nanosekunde später wären beide Ausgänge niedrig, dann beide hoch usw. In der Praxis werden sich die Gates natürlich nicht so perfekt ausbalanciert verhalten, aber ein einfaches Ungleichgewicht der Dinge wird die Metastabilität nicht vollständig verhindern. Unabhängig davon, wie man versuchen könnte, die Schaltung zu optimieren, wäre es ohne Quantenbeschränkungen theoretisch möglich, einen Stimulus zu konstruieren, bei dem ein Eingang den anderen um genau den richtigen Betrag anführt, um das Ding für eine beliebige Länge in einen metastabilen Zustand zu versetzen von Zeit. In der Praxis, Man kann Schaltkreise so konstruieren, dass eine erweiterte Metastabilität einen so präzisen Reiz erfordert, dass die Wahrscheinlichkeit, dass ein solcher Reiz tatsächlich auftritt, infinitesimal ist. Trotzdem ist es wichtig, sich der Metastabilität bewusst zu sein, da dies zu seltsamen und unerwarteten Verhaltensweisen führen kann.

Nahezu jeder Latch kann in einen metastabilen Zustand versetzt werden, wenn der VDD genau im richtigen Muster steigt und fällt. Solche metastabilen Zustände lösen sich normalerweise ziemlich schnell auf, aber es ist wichtig zu beachten, dass es möglich ist, dass die Ausgabe eines metastabilen Latch in eine Richtung wechselt und einige Zeit später in den entgegengesetzten Zustand wechselt.

Dort wurde dieselbe Frage gestellt und beantwortet:
Wie bestimmt ein Latch seinen Ausgangszustand?

Ich habe eine Antwort hinzugefügt, die erklärt, wie ein gewünschter Anfangszustand erreicht werden kann, wenn ein Flipflop von Ihnen selbst erstellt wird:
/electronics//a/446285/224980

Ich weiß, dass wir keine "Nur-Link" -Antworten veröffentlichen sollten, aber da dieser Link wieder auf StackExchange verweist und meine Antwort ziemlich lang ist, halte ich es für unzureichend, sie hier zu kopieren.

Ich denke du willst nur die Wahrheitstabelle.

Dies ist die Wahrheitstabelle:

R | S | Q.
--- + --- + -------
 0 | 0 | Keine Änderung
 0 | 1 | Hoch (1)
 1 | 0 | Niedrig (0)
 1 | 1 | Unberechenbar

Für den letzten Fall sind Q und Q 'gleich, was nicht möglich ist.