Warum benötigte die alte PMOS / NMOS-Logik mehrere Spannungen?

26

Warum benötigte die alte PMOS / NMOS-Logik mehrere Spannungen wie +5, -5 und +12 Volt? Zum Beispiel alte Intel 8080-Prozessoren, alte DRAMs usw.

Ich interessiere mich für die Ursachen auf der physischen / Layout-Ebene. Was war der Zweck dieser zusätzlichen Spannungen?

Ja, diese Frage handelt von Dingen, die vor 35 Jahren benutzt wurden.

BarsMonster
quelle

Antworten:

13

Der 8080 verwendete ausschließlich nMOS-Technologie (kein CMOS = pMOS und nNMOS). Wenn Sie nur nMOS-Geräte (oder pMOS-Geräte) verwenden, haben Sie mehrere Möglichkeiten, eine logische Wechselrichterzelle zu erstellen (siehe Kapitel 6.6 in diesem Dokument , meine Antwort ist stark von dieser Quelle abhängig ):

  1. nMOS-Transistor und Pull-Up-Widerstand. Einfach, aber auf einem IC nicht gut, da der Widerstand viel Platz auf dem Silizium beanspruchen würde.

  2. nMOS-Transistor und ein zweiter gesättigter nMOS-Transistor anstelle des Pull-up-Widerstands. Nicht schlecht, aber die hochpegelige Ausgangsspannung bleibt eine Schwellenspannung V GS, th unterhalb der Versorgungsspannung. (Hinweis: V GS, th ist die Spannung zwischen Gate und Source eines FET, die den FET gerade einschaltet.)

  3. nMOS-Transistor und ein zweiter, nicht gesättigter (= linearer) Transistor anstelle des Pull-up-Widerstands. High-Level - Ausgangsspannung wird alle V den Weg schwingen DD , aber das kommt auf die zusätzlichen Kosten einer zusätzlichen Spannung V GG mit V GG  > V DD  + V GS, th . Dies ist der Grund für die +12 V-Schiene.

  4. nMOS-Transistor mit einem zweiten n-Transistor vom Verarmungstyp anstelle des Lastwiderstands. Keine zusätzliche Versorgungsschiene erforderlich, aber die Technologie ist ausgefeilter, da zwei unterschiedlich dotierte Transistoren auf demselben Chip hergestellt werden müssen.

Es scheint, dass der 8080 Option Nummer 3 verwendet.

Der Grund für die negative Schiene (-5 V) könnte die für eine Kaskodenkonfiguration erforderliche Vorspannung sein. Dies würde die Schaltgeschwindigkeit auf Kosten einer zusätzlichen Versorgungsschiene erhöhen. Ich kann hier nur raten, weil ich keine Quellen gefunden habe, die mir sagen, dass der 8080 wirklich mit Kaskoden verbundene Stufen verwendet. Bedecken der Kaskode wäre eine andere Geschichte; Diese Konfiguration wird für lineare Verstärker, Logikschalter, Pegelumsetzer oder Leistungsschalter verwendet .

Zebonaut
quelle
eine Schwellenspannung unter der Versorgungsspannung - eine was? Wie viel ist eine "Schwellenspannung"?
Kevin Vermeer
@KevinVermeer: ​​Wenn die minimale V (GS), die erforderlich ist, um einen NFET leitend zu machen, beispielsweise 2 Volt beträgt und die höchste verfügbare Gate-Spannung 5 Volt beträgt, sinkt der Bezugsstrom des Ausgangs auf nichts, wenn die Ausgangsspannung auf 3 Volt ansteigt (5 V - 2 V).
Superkatze
Ich verstehe ... Es macht jetzt mehr Sinn ... Aber was ist Kaskodekonfiguration? Vielleicht sind auch -5 V an die Masse anzuschließen, um bei der Kontamination mit Natrium (= mobile Ionen) zu helfen?
BarsMonster
Meine Vermutung für die negative Spannung (-5 V) ist wirklich sehr vage und ich weiß nicht genau, ob der 8080 Kaskodenschalter verwendet oder ob das Substrat vorgespannt ist. Was die Sache noch schlimmer macht, ist, dass bei der Suche nach "negativem Angebot" und 8080 oder Logik viele Treffer auftauchen, bei denen der Begriff "negativ" für Gemeinsamkeit oder Gemeinsamkeit verwendet wird. Es ist nicht wirklich falsch, aber es hilft in diesem Fall nicht.
Zebonaut
13

Hier ist ein Beispiel für eine NMOS-NAND-Gate-Schaltung im "Depletion-Mode", die ich in Wikipedia gefunden habe:

NMOS NAND Gate - gemeinfreies Bild des Wikipedia-Benutzers Biezl

Der obere Transistor wird im Verarmungsmodus verwendet, um eine Last bereitzustellen, die sich einer Stromquelle annähert und die Anstiegs- und Abfallzeiten ausgleicht. Aufgrund der höheren Schwellenspannungen der frühen MOS-Technologie wurde möglicherweise eine 12-V-Versorgung benötigt, um eine ordnungsgemäße Vorspannung für das Gate des Lastwiderstands bereitzustellen. Die -5-V-Versorgung könnte verwendet worden sein, um die Back-Gates (oder Substratknoten) aller FETs vorzuspannen, um sie in den gewünschten Betriebszustand zu bringen.

Ich mache dies zu einer Wiki-Antwort, weil einige meiner Aussagen eher Spekulationen als harte Fakten sind, und ich bin sicher, dass mich jemand hier verbessern oder korrigieren kann.

The Photon
quelle
Für das, was es wert ist, läuft der Videochip des Atari 2600 größtenteils mit +5, hat aber einen Eingang, der mit einem Poti angesteuert wird, der an die 9V-Versorgung angeschlossen ist. Dieser Eingang steuert die Tore von Pull-ups im Enhancement-Modus in einer Folge von 30 Invertern, deren durchschnittliche Laufzeit ungefähr 10 ns betragen sollte (für die heutigen Verhältnisse ziemlich schnell, glaube ich) Tore während eines Taktzyklus).
Superkatze
Ein weiterer Kommentar zu den Pull-ups im Enhancement-Mode: Das ideale praktische Pull-up-Gerät in der NMOS-Logik wäre eine Konstantstromquelle, deren Strombelastbarkeit mit zunehmender Ausgangsspannung nicht abfällt. Wenn sich ein FET-Gate auf fünf Volt befindet, sinkt die VGS leider um die Hälfte, bis die Source 2,5 Volt erreicht hat. Befindet sich das Gate hingegen auf 12 Volt, kann der Ausgang 4 Volt erreichen, während VGS immer noch 2/3 des Wertes beträgt, der zu dem Zeitpunkt bestand, als der Ausgang auf Masse war.
Superkatze
4

Ich habe vor einigen Jahren für die 12-Volt-NMOS-Technologie entwickelt. Es werden gesättigte n-Kanal-Transistoren für die Pull-ups verwendet. Wie von einem früheren Mitwirkenden beschrieben (Listenelement Nr. 2 in dieser Antwort ), begrenzt dies die Ausgangsspannung auf eine Vt, die niedriger als VDD ist. Die 5-Volt-Versorgung dient zur Verbindung mit TTL. Die -5-V-Versorgung wird verwendet, um das Substrat vorzuspannen und den Vt auf einen nützlichen Wert zu bringen. Ohne die Vorspannung beträgt die Vt ungefähr 0V.

eltelioni
quelle
+1, ich hatte nicht an diesen genauen Grund für die Verwendung von +12 V (für die interne Logik) und +5 (zum Verbinden der internen +12 Vt H-Pegel mit sauberen +5 V TTL H-Pegeln) gedacht.
Zebonaut
Wissen Sie, warum Vt ohne Voreingenommenheit so niedrig war? Liegt das an Kontaminationsproblemen? (Alkalimetalle und solche)
BarsMonster
3

Die kurze Antwort lautet: Sie müssen das Schaltungslayout eines geeigneten Geräts studieren, um das Design zu erkennen, und anhand dessen können Sie möglicherweise herausfinden, warum.

Mein Bauchgefühl ist, dass das Design eine Schnittstelle mit 5 V TTL erfordert, aber das Gerät selbst wird bei dieser Spannung nicht funktionieren, genau wie es funktioniert, erfordert ein geeignetes Beispiel zum Studium.

Dies ist leichter gesagt als getan, da ich im Internet nur sehr wenige Details finden kann.

Was ich gefunden habe, war eine Fülle von Informationen über den 8008, der ein paar Jahre älter ist als der 8080, diese Informationen beinhalten ... einen Teilschaltplan, den Sie hier finden können.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Werfen Sie einen Blick auf Seite 29 und 30 (dies sind die Seitenzahlen des PDF-Dokuments, nicht das von Hand gescannte Handbuch) und sogar auf Seite 5, wenn Sie sehen möchten, wie es physisch aufgebaut ist.

Weitere Infos finden Sie hier.

http://www.8008chron.com/intellecMDS_schematic.pdf

Ich erwarte keine Belohnung dafür, da ich die Frage nicht direkt beantwortet habe, aber ich hoffe, sie weist Ihnen den richtigen Weg.

Andy H
quelle