Ich habe das ATTiny85- Datenblatt durchgesehen und auf Seite 26 festgestellt, dass bei einer PLL-Taktquelle die schnellste Startzeit 14CK + 1K (1024) CK + 4 ms beträgt. Interpretiere ich falsch, was sie mit 1K CK meinen, oder braucht die PLL Zeit zum Einrichten? Im Vergleich zu anderen Taktquellen scheint es viel mehr Zyklen zu dauern.
Vielen Dank
Tiefere Interpretation: Die PLL erzeugt während dieser ganzen Zeit tatsächlich Taktzyklen. Das Problem besteht darin, dass die Taktzyklen bis zum Erreichen der "Verriegelung" manchmal zu kurz sind, um einen ordnungsgemäßen Betrieb der CPU zu ermöglichen, da die VCO-Steuerspannung vor dem Absetzen sowohl über als auch unter den Zielwert schwankt.
Diese Spezifikation sagt Ihnen also wirklich, dass es so lange dauert, bis die von der PLL erzeugte Taktfrequenz garantiert innerhalb des vom Rest des Chips geforderten Bereichs liegt.
Diese Spezifikation basiert nicht auf der Geschwindigkeit, mit der der VCO selbst ausgeführt wird, sondern auf der Bandbreite des internen Feedbacks der PLL. Es gibt einen Kompromiss zwischen schnellem Start (große Bandbreite) und geringem Jitter (schmale Bandbreite). Einige Chips bieten Ihnen tatsächlich die Möglichkeit, unterschiedliche Bandbreiten für unterschiedliche Anwendungen auszuwählen.
Sie haben Recht, dass 1K CK 1000 Taktzyklen bedeutet.
Ja, es dauert so lange, bis die PLL die Frequenz über einen weiten Bereich einstellen muss, bis sie durch Erreichen einer Phasenverriegelung den richtigen Wert erreicht. Der Phasenverriegelungsvorgang dauert viel länger als bei Umgehung der PLL.