Quad SPI PCB Layout

Ich versuche, mit der STM32-MCU ein gutes Layout für den Quad SPI NOR-Flash-Speicher MT25QL256ABA1EW9-0SIT zu erstellen. Mein Problem ist, dass ich die Pinbelegung des Speicherchips ziemlich unpraktisch finde. Ich habe es geschafft, die Pins auf der MCU-Seite so zu tauschen, dass die Signale nebeneinander liegen, aber es ist immer noch schwierig. Nach dem Micron Quad SPI-Layout-Handbuch habe ich Folgendes geschafft:

Die darunter liegende Grundebene nicht teilen (dies ist eine 2-Schicht-Leiterplatte),
Machen Sie das Taktsignal kurz und möglicherweise mit der geringsten Biegung.
Verwenden Sie kein VIAS für die Signalweiterleitung

Es gelang mir jedoch nicht:

Halten Sie jede vernünftige Impedanz ein, indem Sie Streifenleitungen berechnen (es gibt wirklich nicht viel Platz und viele Signale).
Halten Sie die Signallängen ähnlich.

Hier ist das Layout:

Nach dem Vergrößern des Bildes kann man die Netznamen auf den Speicherchip-Pads sehen. Ich möchte Sie auch fragen, ob dieses Design Ihrer Meinung nach für eine Übertragung von bis zu 80 MHz ausreicht. Zu Vergleichszwecken beträgt die rosa Form, in der sich der Chip befindet, 18 x 8 mm. Die GND-Polygon-Güsse sind zur besseren Sichtbarkeit zurückgestellt. Ich würde mich über jede Hilfe freuen.

pcb stm32 spi layout high-speed Łukasz Przeniosło
quelle

Ist die untere Schicht ein voll gemahlener Guss? Können Sie auch einen Screenshot des Top Pour hinzufügen?

Mike

Wäre es nicht besser, es zu drehen, um gleichmäßigere Signallängen zu erzielen? Die Versorgungsstifte mit den Kappen müssen nicht zwischen die Chips gesteckt werden - dieser Platz kann für die Längenanpassung verwendet werden.

Araho

Das Via zwischen den beiden Kappen ist ein bisschen komisch ... Bist du damit durchgekommen?

Sean87

Ich habe es entfernt. Wollte eine enge Verbindung herstellen, aber es war zu schließen.

Łukasz Przeniosło

Antworten:

Für FR4 erhalten wir unter Verwendung eines effektiven Epsilons von 3,25 die Wellenlänge eines 80-MHz-Signals in der Leiterplatte bei 80 durch Berechnung

Wellenlänge = (c / f) * (1 / sqrt (epsilon)) = (300000000 m / s / 80000000 1 / s) * (1 / sqrt (3,25) = 2,06 Meter.

Wenn Sie 1/16 der Wellenlänge als "sichere Grenze" verwenden, unterhalb derer wir uns nicht um Reflexionen und das relative Signal-Timing kümmern müssen, ist dies der Fall

safe_length = (1/16) * Wellenlänge = 2,06 / 16 = 12,8 Zentimeter = 5 Zoll.

Ihre Signalspuren liegen deutlich unter dieser Grenze. Ihr Routing ist gut genug.

https://www.jlab.org/accel/eecad/pdf/050rfdesign.pdf

PkP
quelle

Aber es gibt immer noch das Übersprechen. Sollte ich absichtlich mehr Platz zwischen den Spuren schaffen?

Łukasz Przeniosło

Übrigens sollten Sie nicht nur die Grundtaktfrequenz berücksichtigen. Ein konservativerer Ansatz wäre, die schnell ansteigenden / abfallenden Flanken zu berücksichtigen, die 1-3 ns betragen könnten ... dh bei viel höheren Frequenzen.

Next-Hack

Ich denke, es ist nicht nötig, es zu überarbeiten. Wie auch immer Sie es betrachten, das Routing liegt bei 80 MHz weit unter den HF-Grenzwerten, und Probleme sind wahrscheinlich nicht auf das Routing zurückzuführen, möglicherweise auf das Pad-Layout oder ähnliches. Gut genug ist gut genug. Zeit, mit dem nächsten Problem fortzufahren. :)

PkP

Aus topologischer Sicht sollten Sie den SPI-Flash-Chip wie folgt um 90 Grad nach links (gegen den Uhrzeigersinn) drehen. Dies gleicht tendenziell die natürlichen Routing-Längen aus und ermöglicht eine gewisse Längenanpassung an die MCU.

Michael Karas
quelle

Es sieht so aus, als wären NCS und CLK fehlgeleitet, aber der Rest der Antwort steht.

Ignacio Vazquez-Abrams

@ IgnacioVazquez-Abrams - Ich hatte gerade die rechten Seitenetiketten umgedreht. Jetzt korrigiert.

Michael Karas

Danke für die Antwort. Ich habe versucht, es so zu machen, wie du es beschrieben hast, aber ich hatte das Taktsignal stärker gebogen. Ist es wichtiger, die Spuren in ähnlicher Länge zu halten? Die Unterseite ist nicht nur für gnd bestimmt, es ist eine Signalschicht, aber ich beabsichtige, Spuren darunter zu platzieren

Łukasz Przeniosło

Größere moderne SPI-Blitze haben ein Wärmeleitpad unter dem Chip. Ich würde es verwenden und es nach Möglichkeit vermeiden, es zu durchlaufen.

PkP

Ja, ich habe das Wärmeleitpad in Betracht gezogen

Łukasz Przeniosło