Dies mag "noch eine" Frage zur Entkopplung sein, aber die Frage ist ziemlich genau und ich kann keine Antwort finden.
Ich habe einen 40-poligen QFN, bei dem ich Signale auffächern und dann zehn Entkopplungskappen platzieren muss. Um die Sache noch schlimmer zu machen, sitzt der IC auf einem Sockel, der 8x die Fläche des QFN einnimmt (5 mm x 5 mm). (Die Buchse nimmt viel Raum , aber nicht nicht fügen signifikante parasitäre Effekte, sondern auf 75 GHz bewertet nach oben ist). Auf derselben Ebene kann ich keine Komponenten in einem Radius von ~ 7 mm platzieren. Die Rückseite ist aufgrund der Befestigungslöcher der Buchse ebenfalls eingeschränkt, aber zumindest kann ich teilweise Immobilien auf der Rückseite verwenden. Aber dafür müsste ich runter. Ich konnte jedoch 50% der Kondensatoren auf dem thermischen Erdungspaddel platzieren, das ich auch unter dem Chip auf der Rückseite erstellt habe.
Jetzt habe ich mehrmals gelesen, es sollte keine Durchkontaktierung zwischen der Kupplungskappe und dem Stift geben. Aber was ist schlimmer? Über oder längeres Kabel?
In Bezug auf die Induktivität würde eine 7-mm-Spur etwa 5 bis 7 nH betragen ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Ein Loch mit 22 mil Durchmesser / 10 mil liegt weit unter 1 nH ( http://referencedesigner.com/rfcal/cal_13.php ).
Antworten:
Betonen Sie nicht zu viel, es geht darum, diese Induktivität zu minimieren. Das bedeutet nicht immer Distanz. Wenn ich Sie wäre, würde ich Schritte unternehmen, um alle Beiträge zur gesamten Pfadinduktivität zwischen dem Stift und der Kappe zu minimieren. Sie erwähnen nicht, mit welcher Geschwindigkeit Ihr Chip läuft, aber Sie sagen, dass es sich um ein QFN handelt. Ich sage das nur, weil wir manchmal davon besessen sind, eine Entkopplung hinzuzufügen, wenn das Paket selbst eine Einschränkung darstellt.
Wie verrückt willst du werden? Minimieren wir jeden Abschnitt. Beginnend mit den Kappen können Sie ein Paket mit niedrigerer Induktivität auswählen, z. B. 306 (603 seitwärts gedreht), 201s, wenn Sie Ihre Werte erhalten können, MLCC-Kappen oder eine X2Y-Variante für Entkopplung und HF-Landung.
Als nächstes die Montagestrategie, wenn eine Via gut ist, warum nicht zwei. Mehr parallele Durchkontaktierungen sollten eine niedrigere Impedanz haben. Wenn Sie 0306- oder 201-Kappen verwenden, stellen Sie sicher, dass Sie den Durchgang zum Seitentrick ausführen, und versuchen Sie erneut, die Schleifenfläche zu minimieren.
Ok, jetzt sage ich, leg sie oben drauf. Machen Sie einen Teil Ihrer obersten Schicht zu einer Kupferflut für die Stromseite. Dann auf der nächsten Schicht 5 mil oder weniger unter der Oberseite diese GND machen. Verwenden Sie mehrere gnd-Durchkontaktierungen an den Sockelstiften. Dies gibt Ihnen einen schönen niederohmigen Pfad von den obigen Kappen zu diesen Stiften. Ich habe einmal eine Analyse des HS-Abschnitts eines FPGA durchgeführt. Eine schöne enge ebene Struktur und Kappen, wie ich sie beschrieben habe, übertrafen Kondensatoren direkt unter den Teilen mit mehreren Durchkontaktierungen.
Wenn Sie sich besser fühlen möchten, können Sie eine Simulation oder Analyse durchführen. Es gibt viele Themen zum Thema PDN-Design. Wenn Sie keinen Simulator haben, schauen Sie sich Alteras kostenloses PDN-Excel-Tool an . Der Design Guide enthält einige wirklich nette Informationen.
Ich habe diese Steckdosen verwendet, bevor sie hübsch sind, und habe auch darüber nachgedacht, wo Kappen angebracht werden sollen.
quelle
Ich würde sagen, die Via-Lösung ist die bessere. Da Sie jedoch eine Steckdose verwenden, erwarte ich, dass die Steckdose die Gesamtleistung (Induktivität eines Entkopplungskondensators) bestimmt (verschlechtert), sodass es am Ende wahrscheinlich egal ist, was Sie tun. Die Via oder die lange Spur.
Aber wenn die Via-Lösung akzeptabel ist (auch in Bezug auf thermische Probleme), würde ich das wählen.
Wenn der Platz verfügbar ist, können Sie die Pads auch einfach an beiden Stellen platzieren und später entscheiden oder messen, welche Lösung besser ist.
quelle