Ich verstehe einige Dinge:
- DRAM speichert jedes Datenbit in einem winzigen Kondensator mit einer gewissen Potentialdifferenz.
- Sofern der Kondensator nicht an ein Niederspannungsende angeschlossen ist, sollte die Potentialdifferenz gleich bleiben.
Warum müssen wir die im Kondensator im DRAM gespeicherte Potentialdifferenz auffrischen?
ODER
Warum und wie verliert der Kondensator die Ladung im DRAM? (Sind Kondensatoren an Niederspannungsenden angeschlossen?)
Sollten sich die Kondensatoren nicht auf die Potentialdifferenz beziehen und der DRAM aus diesem Grund wie ein nichtflüchtiger Speicher funktionieren?
Aktualisieren:
Auch wenn Sie den von Harry Svensson angesprochenen Punkt in Kommentaren beantworten können:
- Warum müssen die Kondensatoren im DRAM aktualisiert werden, während die Kondensatoren in den Gates in analogen FPGAs irgendwie ihre Ladung behalten?
Antworten:
In beiden Fällen (EEPROM / Flash und DRAM) wird ein kleiner (Femtofarad) Kondensator verwendet. Der Unterschied besteht in der Art und Weise, wie der Kondensator angeschlossen ist.
Im Falle eines DRAM ist es mit der Source oder Drain eines MOSFET verbunden. Durch den Transistorkanal tritt ein kleines Leck auf, und die Ladung tritt in relativ kurzer Zeit (Sekunden oder Minuten bei Raumtemperatur) aus. Im Allgemeinen wird festgelegt, dass die Zellen alle 64 ms aktualisiert werden, sodass die Daten auch bei hohen Temperaturen zuverlässig gespeichert werden. Das Lesen der Daten ist normalerweise destruktiv und muss daher nach jedem Lesen neu geschrieben werden.
Im Fall einer Flash- oder EEPROM-Zelle, wie sie zum Speichern von Konfigurationsdaten verwendet wird, ist der Kondensator mit dem Gate eines MOSFET verbunden. Die Isolierung des Gates / Kondensators ist nahezu perfekt und die winzige Ladung hält auch bei hohen Temperaturen viele Jahre. Der Nachteil ist, dass einige Verfahren wie das Quantentunneln verwendet werden müssen, um die Ladung auf dem "Floating Gate" zu ändern, und dies ist ein viel langsamerer Prozess, der viel zu langsam ist, um für den Arbeitsspeicher praktisch zu sein. Das Lesen ist schnell und zerstörungsfrei, zumindest kurzfristig. Durch Tunneln wird der Gate-Isolator einem relativ hohen Spannungsgradienten ausgesetzt und es werden Fehlermodi ausgesetzt, bei denen sich die Zelle nach einer Anzahl von Schreibvorgängen effektiv abnutzt (typischerweise angegeben als 10 ^ 3 bis 10 ^ 6 oder mehr).
quelle