Beste Schichtstapelstrategie für eine 6-Schicht-Leiterplatte mit hauptsächlich SMD-Komponenten

7

Ich mache ein Design in einer 6-lagigen Leiterplatte, in der beide Seiten bestückt sind. 95% der Komponenten sind SMD. Das Design ist nicht "Hochfrequenz" in Bezug auf Signalgeschwindigkeiten ... das schnellste hier ist eine MCU mit 80 MHz internem Takt und digitalen Signalen bis zu etwa 48 MHz.

Ich suchte nach einer effizienten Layer-Stack-Strategie. Das erste, was bei Google auftaucht, ist dieser Artikel, der behauptet, das Beste wäre so etwas wie:

Geben Sie hier die Bildbeschreibung ein

Wenn ich das richtig verstehe ... ist der springende Punkt, eine minimale Menge an cutBodenebenen für den besten Rückweg zu haben. Man würde also immer versuchen, überhaupt keine Signale in der Grundebene zu routen.

Meine Frage ist nun, da die meisten meiner Komponenten SMD sind ... dann werde ich viele Durchkontaktierungen benötigen, um SMD-Komponenten mit den Erdungsschichten zu verbinden. Dies wird viele Löcher in der Platine machen und nicht nur die inneren Grundebenen stören, sondern auch die Produktionskosten erhöhen.

Nach meinem Verständnis besagt derselbe Artikel, dass wenn oben / unten auch Ebenen für den Boden vorhanden sind, dies die EMI aufgrund der vergrößerten Schleifenfläche verschlechtern wird:

Einige Leute sagen, dass das Hinzufügen zusätzlicher Bodenebenen zum Schutz vor Immunität und Emissionen beiträgt. Die Wahrheit ist, dass es den LOOP-BEREICH reduziert!

Meine eigene Strategie besteht darin, diesem Schichtstapel zu folgen, aber auch die oberen und unteren Schichten mit GND zu gießen, um die Anzahl der Durchkontaktierungen zu minimieren, und einfach die oberen und unteren Grundgüsse mit der 2. und 5. Schicht zu verbinden. Wenn der Guss oben oder unten einige Komponenten nicht erreichen kann, verwende ich Durchkontaktierungen für diese bestimmten Komponenten.

Die Frage ist also ... das Hinzufügen von GND-Güssen auf die oberen und unteren Schichten zusätzlich zu den 2 inneren GND-Schichten ist eine gute Idee oder nicht? Macht es einen großen Loop-Bereich und verschlechtert es das EMI? Ich kann aus dieser Situation nicht wirklich Kopf und Schwanz machen.

Ist das sinnvoll? Bitte lassen Sie mich wissen, was Sie in einem solchen Fall tun würden!

DEKKER
quelle
Es ist nicht unbedingt die Taktrate des Signals, die zählt; es ist der Rand Rate , die in der Regel vorherrscht. Das finden Sie in den IBIS-Modellen für die Teile. Wie geschrieben ist dies eine sehr breite Frage. Der Stapel ist jedoch unausgeglichen und es besteht die Gefahr, dass er sich verzieht.
Peter Smith
2
@PeterSmith Können Sie bitte das Risiko eines Verziehens erläutern? wovon hängt es ab? Ich habe nie daran gedacht ...
DEKKER
1
Wie gezeigt, hat Schicht 4 viel mehr Kupfer als Schicht 3, wodurch der Stapel asymmetrisch wird. Während des Reflow wird sich Schicht 4 stärker ausdehnen als Schicht 3 (aufgrund der Tatsache, dass mehr Kupfer vorhanden ist).
Peter Smith

Antworten:

5

Nur ein paar Kommentare ....

  1. Viele Durchkontaktierungen in die GND-Ebene sind kein Problem.
  2. Die Anzahl der in eine Platte gebohrten Durchkontaktierungen hat keinen großen Einfluss auf die Produktionskosten. Wenn es einen anderen Board Fab Shop gibt.
  3. Sie müssen Ihren Stackup in Bezug auf die Kupferdichte symmetrisch machen (wie bereits in den Kommentaren erwähnt), um ein Verziehen der Platine zu vermeiden.
  4. Es ist im Allgemeinen keine gute Idee, Durchkontaktierungen durch die Verwendung von GND-Güssen auf den Oberflächenschichten zu vermeiden. GND-Güsse sind großartig, aber sie sollten wahrscheinlich mehr an die GND-Ebene genäht werden, als wenn Sie sie nicht hätten. Beachten Sie, dass auf einer Platine beliebiger Dichte mit SMT-Komponenten ein Oberflächen-GND-Guss ohnehin für viele der GND-Verbindungen nicht zugänglich ist und Sie daher an allen Punkten in der inneren GND-Ebene noch Durchkontaktierungen benötigen.
  5. Wenn Sie viele Entkopplungskondensatoren für die PWR-GND-Ebene bereitstellen, kann die PWR-Ebene eine vernünftige Bezugsebene für die Wechselstromimpedanz des Routings mit gesteuerter Impedanz sein. Sehen Sie als nächstes, warum dies wichtig sein kann.
  6. Wenn Sie vier Signalschichten mit kontrollierter Impedanz zum Routen einer dichten Karte benötigen, verwenden Sie die Schichten 1, 3, 4 und 6 zum Routen und legen Sie PWR und GND auf die Schichten 2 und 5.
  7. Wenn die Signal-Routing-Impedanz für die meisten Traces in Ihrem Design nicht so kritisch ist, führen Sie das Routing auf den Schichten 1, 2, 5 und 6 mit PWR und GND auf den Schichten 3 und 4 durch. Für die wenigen Spuren, bei denen die kontrollierte Impedanz am wichtigsten ist, sollten Sie sie platzieren auf den inneren Signalschichten 2 und 5, wo sie näher an den PWR- und GND-Referenzebenen liegen können.
  8. GND-Güsse auf jede Schicht, Oberfläche oder auf andere Weise können sehr nützlich sein, wenn Sie empfindliche Bereiche von Schaltkreisen haben, die einen eigenen GND-Bereich benötigen, der dann über einen einzelnen Punkt mit der Haupt-GND-Ebene verbunden wird, häufig über eine Ferritperlenkomponente.
Michael Karas
quelle
2
Können Sie erläutern, warum die in Punkt 7 beschriebene Entwurfswahl im Vergleich zur Wahl in Punkt 6 von Vorteil sein kann, wenn die Impedanz nicht so kritisch ist?
Dim
2
Manchmal ist es notwendig, Bretter durch Schneiden von Spuren zu überarbeiten. Wenn sich alle Spuren auf den äußersten zwei Schichten befinden, können Sie leichter mit einem kleinen Stiftbohrer in die Schicht 2 oder Schicht 5 eintreten, um eine interne Verbindung zu trennen. Ich habe das einige Male gebraucht und es hat gespart, ein erstes oder zweites Run-Board zu drehen und viel zusätzliches Geld auszugeben.
Michael Karas