Ungerades PCB-Layout für Spannungsregler

23

Ich entwickle gerade ein Board mit einem Xilinx Spartan 3E FPGA, dessen VCCAUX von einem 2,5-Volt-Regler gespeist wird. Unten ist das PCB-Layout für den Reglerteil der Schaltung, und etwas scheint mir sehr faul zu sein.

Bildbeschreibung hier eingeben

Ich entschuldige mich für die schreckliche Pixelung, dies war die höchste Auflösung, die ich mit der Ausrüstung bekommen konnte, die ich zur Verfügung hatte. Wie auch immer, die SOT23-5-Komponente mit der Bezeichnung "LFSB" ist ein linearer Spannungsregler LP3988IMF-2.5 von Texas Instruments . Ich habe den folgenden Schaltplan aus dem Board-Layout heraus verfolgt:

Bildbeschreibung hier eingeben

Möglicherweise haben Sie die Ursache meiner Verwirrung bereits bemerkt: Ich habe keine Ahnung, warum sie einen 316-Ohm-Widerstand direkt über den Ausgang eines 2,5-Volt-Reglers gelegt hätten. Alles, was dies bewirkt, ist Verschwendung von 7,9 Milliampere. Ich kann keinen Grund dafür finden. Ich frage mich, ob es ein Konstruktionsfehler ist und ob dieser Widerstand eigentlich mit dem PG-Pin anstatt mit Masse verbunden werden soll. Ich habe die ursprüngliche Platine jedoch dreifach überprüft, und sie ist definitiv mit Masse verbunden, und der PG-Pin ist mit nichts verbunden. Wenn dies jedoch ein Fehler ist, würde dies erklären, warum eine separate Leiterbahn auf der unteren Seite des Widerstands verwendet wurde, anstatt ihn an die Kupfermasse anzuschließen, die genau dort vorhanden ist. Ich habe mich auch gefragt, ob der Regler möglicherweise eine Mindestlast benötigt, um eine stabile Leistung aufrechtzuerhalten, aber das ist bei diesem Regler nicht der Fall. Es gibt keine Mindestlastanforderungen. Ich habe auch die Möglichkeit in Betracht gezogen, dass VCCAUX zu Sequenzierungszwecken für das FPGA langsamer gestartet werden sollte, aber das Lesen des Datenblattes scheint ebenfalls nicht zu passen - es gibt keine strengen Sequenzierungsregeln für das Einschalten des Spartan 3E.

Kann sich jemand einen Grund vorstellen, warum jemand absichtlich einen 316-Ohm-Widerstand direkt am Ausgang eines 2,5-V-Reglers anbringen würde? Ich dachte, es könnte ein Entlüftungswiderstand für den Ausgangskondensator sein, aber es scheint ein zu niedriger Wert dafür zu sein.

EDIT: Vielleicht helfen diese zusätzlichen Informationen. Das Datenblatt für den Spartan 3E gibt an, wofür die VCCAUX-Versorgung verwendet wird:

VCCAUX: Hilfsversorgungsspannung. Liefert Digital Clock Manager (DCMs), Differenzialtreiber, dedizierte Konfigurationspins und JTAG-Schnittstelle. Eingang zur Power-On Reset (POR) -Schaltung.

DerStrom8
quelle
Sind Sie sicher, dass das eine Ende dieses Widerstands geerdet ist? Dieser Regler benötigt nicht einmal eine Mindestlast, um stabil zu bleiben.
brhans
Ich bin absolut sicher, dass die Unterseite des Widerstands geerdet ist. Ich habe vergessen zu erwähnen, dass ich auch Mindestlastanforderungen berücksichtigt habe, aber wie Sie bemerkt haben, gilt dies nicht für diesen Regler.
DerStrom8,
1
Ich vermute, es liegt daran, dass der Regler keinen Rückstromschutz bietet. Es wird empirisch gewählt, damit sich alle Kondensatoren, die an den Ausgang angeschlossen sind, schneller entladen, als erwartet wird, dass die Eingangsspannung während eines Stromausfalls abfällt.
Das Photon
1
@TimWescott Nein, die 2,5 V werden NUR an die VCCAUX-Pins des FPGAs gelegt, und VCCAUX wird nicht zur Stromversorgung der E / A verwendet.
DerStrom8,
1
@ Justme Ja, ich habe es gemessen. Der Code auf dem Widerstand ist 49A. Der EIA-96-Standard wird zur Codierung von 1% SMD-Widerständen verwendet. Er besteht aus den numerischen Codes 1 bis 96, gefolgt von dem Buchstaben A / B / C / D / E / F / H / R / S / X / Y / Z. Der Zahlencode gibt den Wert und der Buchstabe den Multiplikator an. In diesem Fall entspricht "49" "316" und "A" entspricht einem Multiplikator von "1". Daher ist der Wert 316 * 1 = 316 Ohm.
DerStrom8,

Antworten:

36

Ich hätte das gleiche Design gemacht, um dynamische und statische Lastregelungsfehler zu reduzieren.

Die Details zu den Gründen sind im Datenblatt ersichtlich.

  • Schauen Sie sich den Fehler der dynamischen Lastregelung und den Fehler der Eingangsstufenregelung an.

  • Ich kann nur raten, welches Fehlerbudget der Designer im Auge hatte, aber es ist üblich, dass jedes LDO die obigen Antworten hat, obwohl dieses FET-LDO eine außergewöhnlich niedrige Leistung und Dropout-Spannung aufweist.

    • 5mV-Fehler {Eingangsschritt = 0,6V} mit 1mA- Schritt Last, 200mV Fehler mit 150mA Schritt Last *
    • Der statische Lastregelungsfehler wird nur über 1 mA mit 0,007% / mA angegeben. Dies bedeutet, dass es unter 1 mA schlechter ist und sich mit einer Blindlast von 7,6 mA zur Zufriedenheit des Konstrukteurs verbessert. Es verbessert auch den oben genannten dynamischen Schrittlastregelungsfehler. *

Diese 1 mA sorgen für die Anstiegsabfallzeit des Gate-Treibers, um die Reaktion zu beschleunigen. 7,6 mA sind sogar noch besser, wenn die Renditen darüber liegen.

  • Ein statischer Lastregelungsfehler ist nur auf RdsOn des im LDO verwendeten PFET, dividiert durch seine interne Schleifenverstärkung, zurückzuführen. Dies gilt für jeden Spannungsregler, egal ob FET oder BJT. Die Endlosschleifenverstärkung kann jedoch unter bestimmten Lastbedingungen (ESR, C) zu Stabilitätsfehlern oder zu mehr Überschwingungen führen, sodass sie endlich ist.

Fischig? Auf keinen Fall

Tony Stewart Sunnyskyguy EE75
quelle
6
Sie werden auch mehr Erfahrung bekommen. Ich habe 40 Jahre davon.
Tony Stewart Sunnyskyguy EE75
2
Oder stellen Sie sich die Sprunglast als Sprungstromsenke und den LDO als Spannungsquelle mit einer gewissen GBW-Grenze vor. Dies begrenzt IMMER die Anstiegsgeschwindigkeit in jedem Linearantrieb und sogar die Antriebslast pF des Logik-IC. Diese Verzögerung oder Anstiegsrate in der Fehlerrückkopplung erzeugt den Fehler +/- Störimpuls beim Erhöhen + oder Herunterschalten der Ausgangsspannung. Dies ist ein Standard-Stabilitätstest für jeden Spannungsregler. HÄUFIG GEMACHT um 10% bis 100% bis 10%, um bessere Ergebnisse als 0 bis 100% zu erzielen. Also Vorspannung, wenn Ihre tatsächliche Belastung 0 statisch und hoch dynamisch ist.
Tony Stewart Sunnyskyguy EE75
2
es hing von den aktuellen Crest-Faktoren der Anwendung und der Last im eingeschwungenen Zustand (uA) ab. Keine magische Zahl im Datenblatt, aber ich hätte 5% Maximalnennstrom als Vorlast als Ausgangspunkt herangezogen und dann alle Ursachen für Regelungsfehler (statisch, Stufenquelle V und Stufenlast I) bestätigt, um eine mit dem besten Spielraum für Variationen abzuleiten teilweise GBW. Dies ist ein zwingendes Anliegen für Mobiltelefone mit niedriger Empfangsleistung und hoher Sendeleistung, die jedoch die Leistungsverschwendung minimieren, um die HF-Stabilität während des Carrier Burst ON zu erreichen. es scheint, der Designer hat die gleiche Weisheit, wie 5% von 150mA ist was?
Tony Stewart Sunnyskyguy EE75
3
@ SunnyskyguyEE75 "5mV-Fehler bei 1mA-Sprunglast, 200mV-Fehler bei 150mA-Sprunglast" - Ich kann die 150mA-Sprunglastantwort in Abbildung 15/16 des Datenblattes sehen, aber wo finden Sie die 1mA-Sprunglastantwort bei 5mV-Fehlern? Ich habe das Datenblatt durchgesehen, aber ich kann es nicht finden ...
30.
3
Good Eye @marcelm Es war tatsächlich 9.2.3 Linie in Schritt +/- 0.6V dann "5mV Fehler mit 1mA Last,
Tony Stewart Sunnyskyguy EE75
5

Wie bereits aus anderen Kommentaren hervorgeht, ist dort ein 316-Ohm-Widerstand angeordnet, damit der Spannungsreglerkreis in dem Fall, dass die 2,5-V-Schiene von einer höheren Spannungsschiene leckt, Strom aufnehmen kann. Diese Leckage würde typischerweise dazu führen, dass der Reglerausgang abschaltet und ansteigt und auf eine höhere Spannung geht. Ein Designer macht einen Design-Kompromiss zwischen der Sinkfähigkeit und der zusätzlichen Last, die der Widerstand auf den Spannungsregler ausübt.

Während des Ein- und Ausschaltens komplexer Halbleiterbauelemente können Leckzustände auftreten, und die Sink-Fähigkeit kann wichtig sein, um die Dinge in Schach zu halten.

In einigen Fällen verfügt der Spannungsregler über eine sogenannte Überspannungssperre, die den Regler abschaltet, wenn der Ausgang zu stark ansteigt. Dies kann sich nachteilig auf den Systembetrieb auswirken, insbesondere wenn der Power Good (PG) -Anzeigestift überwacht wird, um eine Spannungsreglerkette auf einer komplexen Platine zu steuern. Der Stromsenkenwiderstand kann dazu beitragen, ein unerwartetes Abschalten aufgrund eines geringen Leckstroms in einer bestimmten Schiene zu verhindern.

Michael Karas
quelle
4

Ich bin nicht überzeugt, dass der Widerstand geerdet ist. Ich habe die Teile beschriftet und das Kupfer nach Ihrer "Reverse Engineered" -Schaltung gegossen.

Bildbeschreibung hier eingeben

Wenn R14 geerdet wäre, warum würde dann ein Via verschwendet, wenn GND direkt nebenan eingegossen wird? Wie haben Sie getestet, ob es gemahlen wurde? Hast du gerade zwischen den Zeilen gewechselt? Es besteht eine sehr hohe Wahrscheinlichkeit, dass eine LED an der Erdung hängt. Dies würde eine visuelle Anzeige liefern, dass 2,5 V mit Strom versorgt werden, und ein Widerstand um 316 R würde für eine ROTE / GELBE / GRÜNE LED (4 mA) in Ordnung sein. Dies würde unter anderem den Hinweis auf einen Kurzschluss geben, wenn Sie ein DMM falsch gelesen haben oder dies von den Besonderheiten des DMM abhängt.

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf Dies ist ein Referenzdesign für einen Spartan 3E. Es gibt eine 2k2-Belastung am 2,5-V-Regler, aber auch eine LED am 3v3-Regler. Dies könnte sein, um den Stromkreis stromabwärts etwas zu dämpfen

JonRB
quelle
9
If R14 was grounded, why would a via be wasted when there is GND pour right next door to it.Ich habe dies auch in meinem ursprünglichen Beitrag erwähnt. Es ergab auch für mich keinen Sinn. How did you test it was ground? did you just buzz between lines?Ich habe zwischen mehreren bekannten Massepunkten im Widerstandsmodus, Durchgangsmodus und Diodenmodus gemessen. Der Durchgangs- und Widerstandsmodus zeigt 0,2 Ohm und der Diodenmodus zeigt 0 Volt an, was auf einen deutlichen Kurzschluss hinweist. There is a very high chance there is an LED to ground hanging off that via.Auf dieser Platine befinden sich keine LEDs. 2,5 V werden nur mit dem FPGA VCCAUX verbunden
DerStrom8
Könnte das Via mit einer anderen Masse verbunden sein? Vielleicht wird es AGND, wenn DGND als Pour daneben steht, oder so ähnlich?
Hearth
2
@Hearth das wäre eine unglaublich schlechte entscheidung (aber möglich ...). Geteilte Böden gehören der Vergangenheit an, aber was noch wichtiger ist, der Strom möchte zu seiner Quelle zurückkehren, die sich in der Nähe von Pin2 von U4 befindet. Denken Sie immer an den Rückweg
JonRB
@JonRB Ich weiß nicht viel über digitales Highspeed-Design, deshalb schlage ich nur eine Vermutung vor. Es schien mir keine vernünftige Wahl zu sein, aber das Hinzufügen von Via ist auch nicht sinnvoll.
Hearth
1
Ist das eine Multilayer-Platine oder was ist auf der Rückseite davon?
Eckes