Ich bin auf das RS-Flip-Flop gestoßen und habe versucht, dies auf einem Simulator zu implementieren und tatsächliche Logikgatter zu verwenden. Ich bin mir aber immer noch nicht sicher, ob ich den instabilen oder den verbotenen Fall S = 1, R = 1 im Flip-Flop richtig verstanden habe. Kann mir jemand sagen, was genau das ist?
Übrigens habe ich NAND-Gates mit 2 Eingängen verwendet, um das Flip-Flop zu implementieren. Was ist der Unterschied zwischen dem NAND-Gate-Flipflop und dem NOR-Gate-Flipflop?
quelle
Asserting
S
bedeutet 'setze den Ausgang auf 1'. AssertingR
bedeutet 'setze den Ausgang auf 0'. Es macht keinen Sinn, dem Flop zu sagen, dass er gleichzeitig auf 0 und 1 fahren soll, weshalb dies verboten ist.quelle
Wenn beide Eingänge hoch sind, treten zwei Probleme auf:
Die Q- und / Q-Ausgänge sind beide niedrig, aber die Downstream-Logik kann erwarten, dass / Q immer das Gegenteil von Q ist. Abhängig von der Downstream-Logik kann die Tatsache, dass Q und / Q beide auf Low gehen würden, eine sein oder nicht eigentliches Problem, aber es ist etwas, das berücksichtigt werden muss.
Wenn der erste Eingang auf Low geht, wenn der andere Eingang nicht hoch bleibt, bis die Auswirkungen der ersten Änderung durch die Schaltung sickern, wird das Verhalten der Schaltung nicht genau definiert, bis mindestens einer der Eingänge geht wieder hoch.
Der einfachste Weg, um das oben beschriebene zweite Problem zu vermeiden, besteht darin, niemals beide Eingänge gleichzeitig oder für überlappende Intervalle hoch zu gehen.
quelle