(Diese Frage ist mir aufgrund einer anderen Frage hier gekommen.)

Normalerweise bin ich wählerisch bei der Verwendung von Entkopplungskondensatoren in der Nähe aller Leistungsstifte von ICs, egal ob groß oder klein, analog oder digital. Ich verwende auch Strom- und Masseebenen in PCB-Designs, wenn dies möglich ist. Im Allgemeinen versuche ich, "gute Praxis" anzuwenden, um ein zuverlässiges robustes Design zu erhalten. Und soweit ich das beurteilen kann, war ich erfolgreich.

Die Frage ist, welche Indikatoren für eine unzureichende Entkopplung sprechen. Angenommen, ich habe beschlossen, die Überbrückungskappen nicht an den Leistungsstiften eines Mikrocontrollers oder eines CAN-Transceivers oder etwas anderem anzubringen.

Es gibt einige offensichtliche Indikatoren wie den Mikrocontroller, der sich spontan zurücksetzt, aber es muss subtilere Probleme geben, die ich möglicherweise nicht einmal sehe oder die möglicherweise nicht auf eine unzureichende Entkopplung zurückzuführen sind.

Die Symptome sind, dass die meiste Zeit alles in Ordnung sein wird, außer manchmal ist es vielleicht nicht. Dies kann datenabhängig und sehr schwer reproduzierbar sein.

Denken Sie darüber nach, was passiert. Einige Chips erhöhten plötzlich ihre aktuelle Nachfrage. Dies führte dazu, dass die unmittelbare Netzspannung auf einen Wert abfiel, bei dem ein ordnungsgemäßer Betrieb nicht mehr gewährleistet ist. Auch wenn dies nicht der Fall ist, kann die schnelle Änderung der Netzspannung Probleme verursachen.

Es ist sehr schwer vorherzusagen, was genau diese Störung sein könnte und bei welcher Spannungsschwelle oder Spannungsableitung sie auftritt. Eine Datenleitung kann vorübergehend im falschen Zustand interpretiert werden. Ein Flip-Flop kann umgedreht werden. Sie wissen es nicht. Was auch immer passiert, ist auch eine Funktion der Temperatur, sogar der ungleichmäßigen Erwärmung der Düse. Versuchen Sie, das genau von einem Test zum nächsten zu reproduzieren.

Unterm Strich kann es also zu Schuppenbildung kommen. Könnte sein. Manchmal.

Die auftretenden Probleme hängen stark von der verwendeten Schaltung und den verwendeten ICs ab. Ich denke, Ihre beste Wahl ist es, nicht nach einem bestimmten problematischen Verhalten der Schaltung zu suchen, sondern direkt Ihre Spannung Vcc-GND an Ihrem Oszilloskop so nah wie möglich am Pin Ihrer ICs zu überprüfen.

Während des Betriebs sollten Sie eine flache Linie sehen (reine Gleichspannung). Wenn Sie Wellen bekommen, ist dies ein Hinweis darauf, dass Ihre Entkopplung unzureichend ist. Sie müssen die Spannung für alle Zustände Ihrer Schaltung und für einen längeren Zeitraum beobachten. Nur zum Beispiel können während einer digitalen Übertragung periodisch Welligkeiten auftreten. Außerdem müssen Sie diese Messung für alle ICs auf Ihrer Platine wiederholen, auch wenn sie sich auf demselben Leistungsbus befinden.

Die Frequenz der Welligkeit ist sehr wichtig, da sie Ihnen sagt, welche Art von Kondensator Sie benötigen, um diese spezifische Welligkeit zu dämpfen. Beispielsweise kann eine niederfrequente Welligkeit (unter 1 kHz) mit einem Aluminiumkondensator leicht gefiltert werden, während eine hochfrequente Welligkeit (100 kHz oder 1 MHz) mit einem Filmkondensator oder Keramikkondensator leichter gefiltert werden kann.

Die Amplitude der Welligkeit gibt Ihnen eine Vorstellung davon, wie viel Farad Ihr Entkopplungskondensator sein muss.

Ich denke, diese Methode ist die beste, um sicherzustellen, dass Ihre Schaltung nicht unter schlechter Entkopplung leidet, anstatt nach seltsamem / inkonsistentem Schaltungsverhalten zu suchen.

Ich habe eine einfachere und kürzere Antwort:

Wenn Sie nicht genügend Kraft haben, werden Sie alle möglichen seltsamen Probleme bekommen, die normalerweise nicht miteinander zusammenhängen und die auf den ersten Blick nicht zu erklären scheinen.

Diese Antwort besteht aus 4 Teilen: Jitter, Power-Gate-Treiber, ADC und Datenauge / PAM-Regelung.

Ihre Jitter-Spezifikationen sind nicht erreichbar und die Audiowiedergabe ist "laut". Ihr Phasenrauschen (auch bekannt als Jitter) ist nicht erreichbar und Ihre drahtlose Verbindung kann möglicherweise nicht einmal synchronisiert werden. Ihre Bitfehler- oder Paketfehlerraten sind nicht akzeptabel. Ihre drahtlosen Duplex-Verbindungen (die gleichzeitiges Senden und Empfangen ermöglichen sollen) werden deaktiviert, da das Phasennahphasenrauschen des Senders direkt in den für den Empfänger geplanten Teil des Spektrums eintritt.

Bei Leistungstreiber-ICs ist bei langen GND- und VDD-Ableitungen zu erwarten, dass die Schienen anfänglich kollabieren und dann weit über dem VDD nach oben klingeln. Bei 5 oder 10 Volt und 3 cm Drahtstärke in Anschlusskabeln mit nicht oberflächenmontiertem C-Bypass oder in Abwesenheit einer Erdungsebene.

^{simulieren Sie diese Schaltung - Schaltplan erstellt mit CircuitLab}

Somit ist die Selbstzerstörung eine Folge von nicht lokalen Bypass-Kondensatoren.

Der Resonanzkreis sind die Leitungsinduktivitäten und das On-Chip-C_well_substrat, das viel kleiner als der PCB-C-Bypass ist.

[Bearbeiten] In Bezug auf OpAmps und ADCs: Ihre Messungen zeigen eine breite CODE SPREAD. Ihr Operationsverstärker-Vout wird sich niemals beruhigen, da sein VDD bei hohen Frequenzen klingelt und direkt auf dem Vout des Operationsverstärkers erscheint, um vom ADC digitalisiert zu werden.

Ihr DataEye ist unruhig, verrauscht und weist keine flachen Spitzen auf. Dies führt zu einer dauerhaften Inter-Symbol-Interferenz, da der VDD niemals leise ist, sich nie beruhigt hat und die VDD-Welligkeit direkt durch die OpAmps auf Ihr Signal strahlt, da die OpAmps einen PSRR von 0 dB auf Hoch haben Frequenzen (Kondensatorleitungsklingeln).

Versorgungsqualität, Signalintegrität und Fehleranfälligkeit!

Wenn Sie bereits wissen, was DVT bedeutet, und eine strenge DFM-, DFT- und DVT-Analyse für die Konstruktionsspezifikationen durchführen, sollten Sie in Ihrem Plan für den Entwurfsvalidierungstest möglicherweise einen Test für die Zuverlässigkeit der Störanfälligkeit hinzufügen. Dies beinhaltet: Erzwingen der Versorgungsspannung auf +/- 10% Grenzwerte und Ändern der Quarzfrequenzen +/- Grenzwerte, um nach Funktionsfehlern zu suchen (auch bekannt als Schmoo-Plottest). - Sie machen dasselbe mit Hi / Lo Temp und High% RH, während Sie 1A-Pulsrauschen mit einer Schleife über die Chips injizieren und nach hochohmigen Spuren mit hochohmigen Quellen suchen, die das gekoppelte Rauschen nicht unterdrücken können.
- Sie können ein Board mit einem Sondenerdungskabel beschnüffeln, das kurzgeschlossen ist, um einen Spektrumanalysator oder ein Oszilloskop mit maximaler Empfindlichkeit auf Rauschen zu untersuchen, und dann Rauschen mit einer Schleife ähnlicher Größe von einem 1-Ampere-DIY-Pulsgenerator zurückspeisen, um Funktionsprobleme zu suchen.

Genauso wie man vorhersagt, wann Glas zerbricht, funktionieren binäre Systeme in einer analogen Welt perfekt, bis es zerbricht.

Um den Spielraum für symptomatische Fehler zu verstehen, muss man verstehen, wo Lärm kommt und geht.

Rauschen kann präzise gemessen und die Fehlergrenze bestimmt werden.

• Quellen: durch Leitung, Induktion oder C-Kopplung
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$$t_D$ auf der Strecke.

    • ESD zum gnd-Frame ist auch EMI, das als Ground-Shift oder Signalstörung gekoppelt wird.

• Ziele: durch Leitung, Induktion oder C-Kopplung
  • PSRR: Jedes Gate hat eine lineare Zone, aber im Gegensatz zu Operationsverstärkern mit Stromquellenvorspannung ist die Unterdrückungsrate des Versorgungsrauschens nicht linear und nur dann kritisch, wenn sowohl Nch- als auch Pch-Treiber aktiv sind und nicht nur Rauschen von einer Schiene einspeisen, sondern Rauschen von leiten entweder Schiene zum Ausgang. Das unterschiedliche Versorgungsrauschen zwischen Send und Empfänger impliziert eine Verschiebung der Schwelle für den Spitzenübergangszeitpunkt, die bestimmt, ob mehrere Übergänge durch das Gate gelangen können oder nicht. Wenn der Schalter voll leitend ist, kann die Impedanz / Reaktanz der Spur viel höher sein als die Treiberimpedanz, die für verschiedene Spannungslogikfamilien von 22 bis 33 oder 50 +/- 20% Ohm variiert. (> 300 Ohm für ältere CD4000-Serien)

Ströme, die durch große Signalschleifen induziert werden, anstatt über die nahe gelegene Kappe zu Vss umgeleitet zu werden: Vdd-Ebenen (Ebenen mit niedriger Induktivität)

Wir können alle binären Kommunikationsergebnisse als Analogsignal-Rausch-Verhältnis (SNR) mit einer Wahrscheinlichkeitsfunktion oder einer Bitfehlerrate vorhersagen. (BER).

• Was ist das SNR von Logic?

  • 40 dB sind gut (<1% Vpp), 30 dB sind gut, 20 dB sind schlecht (10% Vpp)

• Gibt es eine Bitfehlerrate für ein Logiksignal?
  • Ja, aber es ist normalerweise lächerlich groß, bis Sie die Entwurfsregeln für Energie- / Bodenebenen und Entkopplungskappen nicht befolgen. Dann kann es praktisch klein werden, wenn Sie die Entkopplung vernachlässigen oder sie zu komplex berechnen, sodass Sie sie immer auf Margen prüfen, bevor Sie in die kritische Produktion gehen, wo die Ausfallkosten hoch sind.
  • Was ist das signal
  • Vss, Vdd werden jeweils als Signal zu einem Bezugspunkt in der Nähe des empfangenden oder sendenden Chips behandelt.
  • Was ist Lärm?
  • Eine Störung, die klein genug ist und nicht leicht zu erkennen ist, aber groß genug, um Ihr Design nach dem Versand zum Scheitern zu bringen. ;) Äquivalent zu "Bläst eine Himbeere"
  • Grundsätzlich alles, was kein Datenblatt-Signal ist.
  • Was ist die Eingabeschwelle?
  • ca. Vss / 2 +/- x% oder 1,3 V für 74HCTxx und RS-232 (ja, das stimmt)
  • $V_{oh(min)}$$V_{ol(max)}$
  • $RdsOn$
  • $V_{oh(min)}$$V_{ol(max)}$
  • Wir sehen also, dass das Logic-Design einen inhärenten Rauschabstand aufweist, der den Unterschied zwischen diesen Pegeln und dem wahren V-ten Eingangsschaltschwellenwert ausmacht. Bei TTL können Sie dies an jedem potentialfreien Eingang mit Sonde gegen Erde messen. Für CMOS können Sie jedes Gate mit einer negativen Rückkopplung R wie 1 Ohm testen und diese als Eingangsschwelle im linearen Bereich mit einer Spannungsverstärkung von mindestens 10 pro internem Gate beobachten. NAND-Gatter sind 3 Inversionsstufen, haben also eine lineare Verstärkung> 1k. Dies gilt für alle CMOS-Familien, die ich gesehen habe.

^{simulieren Sie diese Schaltung - Schaltplan erstellt mit CircuitLab}

Nicht gezeigt ist der 100 Ohm ESR der Dioden und der Eingangskapazität und viele andere Details.

Es gibt gute Gründe, eine möglichst nahe beieinander liegende separate Strom- und Masseebene zu verwenden, um die Kapazität zwischen diesen beiden Werten zu erhöhen. Die Induktivität eines Quadrats ist für eine gesamte Leiterplatte oder einen kleinen Chipkondensator gleich. Es gibt gute Gründe, 0,01 uF gegenüber 0,1 uF zu wählen und umgekehrt, wenn Sie sich für Keramik, SRF mit synchronen Taktströmen und Spurlayout entscheiden. Sie können Ihr Rauschproblem beurteilen, indem Sie mit einer Oszilloskopschleife schnüffeln und die Signalintegrität der Stromversorgung ohne Erdungsklemme mithilfe von 1-cm-Spitzen- und Zylinderanschlüssen an einer 10: 1-Sonde> 300 MHz messen.

Lernen Sie, Ihren Rauschabstand in jedem Design zu testen

• In der Regel in der DVT geplant, auch wenn Sie viel EMI-Erfahrung haben. Durch Nahbereich (1 cm) HF-Schnüffeltest und Rauschinjektion.

Denken Sie in Ihrem Layout daran, dass die Schleifenentfernung nicht nur die Pfadinduktivität bestimmt, sondern der Bereich der Schleife auch die Rauschpegel des EH-Felds bestimmt.

Die Funktionssymptome von Logikrauschfehlern sind unerwartet, wenn Sie es am wenigsten erwarten