Ist mein Design in Bezug auf Rauschen und EMI als 80-MHz-MCU-Karte gut genug? [Geschlossen]

8

Kürzlich habe ich versucht, eine Leiterplatte für eine MCU zu entwerfen. Das Problem ist, dass ich bisher keine Lärmaspekte berücksichtigt habe. Da ich an einem Wettbewerb für neue Elektronikprodukte unserer Universität teilnehme, muss ich an alle Aspekte denken. Ich habe viel über die richtige Erdung, Umgehung und andere Geräusche gesucht und war ein bisschen verwirrt. Dinge, die ich gelernt habe:

  1. Bypass-Kappen sollten besser so nah wie möglich an den Stromversorgungsstiften der MCU platziert werden
  2. Es ist sehr wichtig, die Leiterplatte richtig zu gestalten, insbesondere bei digital getakteten Geräten und Frequenzen über 50 MHz (meine MCU läuft mit 80 MHz).
  3. Es wird bevorzugt, Power-Flugzeuge anstelle von Power-Tracks zu verwenden (ich verwende ein 2-seitiges Board).
  4. Das Oszillatorgerät sollte so nahe wie möglich an der MCU platziert und von Schutzspuren umgeben sein
  5. Die beste Grundebene ist die, die keine Spuren enthält
  6. Die Versorgungsschiene sollte zuerst von den Kappen und danach zu den Stromversorgungsstiften der MCU verlaufen

Im Grunde ist es nur ein Breakout Board oder PIM Board. Alle Netze befinden sich auf der Oberseite der Leiterplatte. Ich denke daran, den Boden als Grundebene zu verwenden.

Schaltkreis

Ist es eine gute Idee, die gesamte Oberseite der Leiterplatte mit Kupferpolygon zu füllen, das mit + verbunden ist, und die Unterseite der Leiterplatte mit Masseebene zu bedecken und Kappen unter dem IC mit Durchkontaktierungen zu verbinden? Die gesamte Platine fungiert dann als Kondensator. Ich habe einige gelesen, wo das eine gute Technik ist. Auf diese Weise habe ich eine perfekte spurlose Masseebene auf der Unterseite der Leiterplatte, aber eine über die Versorgungsebene oben. Und ich bin mir nicht ganz sicher, ob sich das Board überhaupt wie eine Kappe verhält. Ist es eine gute Sache zu tun? Warum?

Ich habe deinen Beitrag gelesen, Olin. Ich werde versuchen, eine lokale Grundebene für Kappen anzuwenden.

Ich habe etwas entworfen, bin mir aber nicht sicher, ob es gut ist. Ich habe die Stromversorgungsstifte der MCU mit einer Spur durch Vias verbunden und Kappen unter den IC gesetzt

Dadurch habe ich alle VDD-Pins miteinander verbunden. (Dies ist wichtig für mein Projekt). Beachten Sie jedoch, dass die Power-Pins der MCU angeschlossen sind, um diese Spur und auch direkt von den Header-Pins zu versorgen. Ist es ein Problem? Verursacht es Lärm und warum? :)

Dann füllte ich die untere Schicht mit Polygon, das mit Masse verbunden war ... Überblick

Ansicht der untersten Ebene im 3D-Modus.

Orxan Aliyev
quelle
Sie haben den Link zu Ihrem Design vergessen.
embedded.kyle
2
Siehe meine Diskussion über Entkopplungskappen und Leiterplattenlayout unter electronic.stackexchange.com/a/15143/4512 .
Olin Lathrop
Ich hatte tatsächlich ein Bild in dem Beitrag, da ich als neuer Benutzer sie nicht posten konnte.
Orxan Aliyev
Entkoppeln, entkoppeln, entkoppeln.
Toby Lawrence
Sie sollten die Frage klarer stellen und trennen, was Sie versucht haben und was Sie hier wissen möchten. Sie können auch Formatierung und Abstand verwenden, um Ihre Frage zu verbessern. Versuchen Sie auch, sich auf einen Punkt zu konzentrieren und nicht nach einer Liste von Dingen zu fragen.
Clabacchio

Antworten:

4

Eigentlich habe ich mich vor einiger Zeit mit dem gleichen Thema befasst:

Gute klare Anleitung von NXP http://www.nxp.com/documents/application_note/AN10897.pdf Einführung in die Automobilindustrie in Intel von Intel http://ecee.colorado.edu/~mcclurel/iap711.pdf Eine weitere von TI http: //www.ti.com/lit/an/szza009/szza009.pdf

Bearbeiten: Ich sehe keine Probleme mit den neu gezeichneten Brettern. In Bezug auf die Anordnung der Kappen und Kopfstifte. Siehe https://electronics.stackexchange.com/a/15147/15908

Wally4u
quelle
1
Ich habe mir die NXP-Option angesehen. Könnten Sie bitte auch überprüfen, ob es ein Problem mit dem neuen Design gibt
Orxan Aliyev