MOSFET-Symbol - Was ist das richtige Symbol?

Ich bin jetzt seit ein paar Monaten auf dieser Site und sehe verschiedene Symbole für MOSFETs. Was ist das bevorzugte Symbol für einen N-Kanal-MOSFET und warum?

Wahrscheinlich haben Sie ein Circuit Lab-System gesehen, und dies hat Sie veranlasst, diese Frage zu stellen. Das Circuit Lab-N-Kanal-MOSFET-Symbol ist sowohl ungewöhnlich als auch unlogisch.
Ich würde sie vermeiden, wenn es möglich ist.
Weiter lesen ...

Akzeptables [tm] N-Kanal-MOSFET-Symbol weist tendenziell diese Eigenschaften auf.

Torsymbol auf einer Seite.

3 "Kontakte" auf der anderen Seite senkrecht.
Oberseite von diesen ist Abfluss. Unten von diesen 3 ist die Quelle.
In der Mitte befindet sich ein Pfeil, der auf den FET zeigt, und das äußere Ende ist mit der Quelle verbunden.
Dies zeigt an, dass eine Body-Diode angeschlossen ist und nicht leitend ist, wenn die Source negativer als die Drain ist (der Pfeil entspricht dem einer diskreten Diode).

Alle Symbole, die diesen Richtlinien entsprechen, müssen "klar genug" und in Ordnung sein.
Ich habe sehr gelegentlich gesehen, dass Leute ein Symbol verwenden, das diesen Richtlinien nicht entspricht, aber immer noch als N-Kanal-MOSFET erkennbar ist.

SO. Alle diese Einstellungen sind in Ordnung und Sie können die Unterschiede für die nicht markierten P-Kanäle sehen.

Viele weitere Beispiele hier

Aber!!!

Jippies Beispiel zeigt die Schurkenversion.
[Hinweis: Siehe unten - dies ist eigentlich ein P-Kanal-System].
Wirklich schrecklich. Ich müsste mich fragen, ob dies ein P-Kanal-Symbol oder ein N-Kanal-Symbol ist.
Selbst in der Diskussion, aus der es stammt, äußern sich die Menschen unsicher in Bezug auf die Pfeilrichtung. Wie gezeigt, wenn dies ein N-Kanal ist, bedeutet dies eine Körperdiodenpolarität und keinen Stromfluss in der Quelle.

Also

________________ '

Circuit Lab ist anscheinend der (oder ein) Schuldige.
Dies ist ihr Symbol für einen N-Kanal-MOSFET.
Ein fieses Stück Arbeit, leider. Der Pfeil zeigt die übliche Drain-Source-Leitungsrichtung, ABER, da ein MOSFET ein 2-Quadranten-Bauelement ist und einen echten Widerstand im Kanal mit positiv, ABER negativ liefert , ist der Pfeil bedeutungslos und im Gegenteil Richtung zu den meisten N-Kanal-MOSFET-Systemen, die für die meisten irreführend sind. (Beachten Sie die korrekte Verwendung dieses Symbols in der folgenden Tabelle.)$V_{gs}$$V_{ds}$

USER23909 wies hilfreich auf diese Seite hin - Wikipedia - MOSFET . Diese Seite enthält die folgenden Symbole. Benutzer xxx sagt, dies könnten IPC-Standards sein, aber Wikipedia sagt nichts über ihre Quelle.

Wikipedia MOSFET-Symbole

http://en.wikipedia.org/wiki/MOSFET#Circuit_symbols

Wie gesagt, es gibt wirklich keinen akzeptierten Standard. Dies liegt zum Teil daran, dass es so viele verschiedene Arten von FETs gibt, und zum Teil daran, dass die Leute sie mit BJTs verwechseln (z. B. in Pfeilrichtung).

Wenn Sie ein bestimmtes Teil verwenden und das Datenblatt des Herstellers ein bestimmtes Schaltkreissymbol enthält, verwenden Sie dieses Symbol! Viele Leute werden argumentieren, dass es nicht wirklich wichtig ist, aber das ist Unsinn. Wenn ein Schaltungsentwickler einen bestimmten Komponententyp auswählt, sollte dieser in den Schaltplänen entsprechend dargestellt werden. Jeder Typ funktioniert anders. Zu sagen, dass das Schaltkreissymbol keine Rolle spielt, bedeutet im Wesentlichen, dass auch die Art des Teils keine Rolle spielt.

Ich musste meine eigene Eagle-Bibliothek mit verschiedenen Teilen erstellen, um verschiedene Arten von FETs darzustellen:

Dazu gehören JFETs, MESFETs und MOSFETs im Verarmungsmodus, im Anreicherungsmodus und im Anreicherungscode mit einer Body-Diode. Beachten Sie die Position des Gates relativ zum Körper für P- und N-Kanäle, die durchgezogene Linie für den Verarmungsmodus, die gepunktete Linie für den Anreicherungsmodus und die zusätzliche Körperdiode.

Es gibt jedoch noch viele andere Arten von MOSFETs, die anders dargestellt werden könnten, wie z. B. solche mit zwei Gates oder die den Body- (Substrat-) Anschluss zeigen, wenn er nicht mit der Quelle kurzgeschlossen ist. Das Zeichnen des Kreises um den FET ist ebenfalls üblich, aber ich habe mich entschieden, dies hier nicht zu tun, da es den Schaltplan überfüllt und die Komponentenwerte schwer lesbar macht. Gelegentlich wird der Pfeil an der Quelle in die entgegengesetzte Richtung zeigen. Dies bedeutet in der Regel einen Verbesserungsmodus ohne Bulk.

Ja, Virginia, für diese Symbole gibt es einen anerkannten, veröffentlichten internationalen Standard. Es entspricht dem IEEE-Standard 315 / ANSI Y32.2 / CSA Z99 und ist für das US-amerikanische Verteidigungsministerium obligatorisch. Die Norm soll mit genehmigten Empfehlungen der International Electrotechnical Commission kompatibel sein. Der Standard ist sehr detailliert und lang, daher zeige ich nur einige Beispiele.

Dies ist ein NMOS-Transistor mit vier Anschlüssen im Anreicherungsmodus. Es ist zu beachten, dass der Gate-Anschluss in L-Form gezeichnet werden muss , wobei die Ecke in L neben dem bevorzugten Source-Anschluss liegt. Die nach innen gerichtete Pfeilspitze am Bulk / Body-Anschluss zeigt an, dass der Body vom P-Typ ist (Source und Drain sind also vom N-Typ). Die vertikalen Liniensegmente für die Drain-, Bulk- und Source-Anschlüsse sind getrennt, um zu zeigen, dass der Transistor ein Enhancement-Mode-Gerät ist.

Hier ist dasselbe Symbol mit Ausnahme eines Transistors im Verarmungsmodus. Beachten Sie, dass die vertikalen Segmente für Drain, Bulk und Source durchgehend sind.

Der Standard ermöglicht eine interne Verbindung zwischen der Quelle und dem Bulk, wie in diesem NMOS im Depletion-Modus gezeigt.

Hier ist die relevante Seite von CEI EN 60617-5: 1997, die im Grunde die italienische Einbeziehung der Norm IEC 60617 ist. Abgesehen von der Tatsache, dass sie als MOSFETs IGFETs bezeichnet werden, werden grundsätzlich dieselben Symbole wie beim IEEE-Standard verwendet, jedoch ohne Kreise.

Beachten Sie, dass das Punktraster nicht Teil der Symbole ist. Es wird in dieser Norm nur verwendet, um anzugeben, wie groß die Symbole im Verhältnis zu anderen Symbolen in der Norm gezeichnet werden sollen.

Der (gemeinsame) p-Kanal-MOSFET mit intern verbundenem Substrat scheint in dieser Version des Standards kein Symbol zu haben, dh dem Standard fehlt eine p-Kanal-Version des Symbols 05-05-14. Wie Stefanct in einem Kommentar unten ausführt, ist diese Liste nur eine Liste von Beispielen für die Kombination von Standardelementen. Die nicht aufgelisteten Varianten setzen sich also aus analogen Regeln zusammen.

Übrigens hat JEDEC in seinem JESD77 auch einen Standard für diese Symbole :

Bei einigen MOSFETs, einschließlich der meisten, die sich in "eigenständigen" Gehäusen befinden, ist die Source mit dem Drain verbunden. Solche MOSFETs haben eine inhärente Diode zwischen Source und Drain, die leitet, wenn der MOSFET in die Richtung vorgespannt wird, die der Richtung entgegengesetzt ist, in der er normalerweise schalten würde (z. B. wenn die Quelle für einen NFET positiver als die Drain ist oder negativer als Drain für einen PFET). Der Pfeil auf dem Symbol zeigt die Polarität dieser Diode an.

Bei anderen MOSFETs, insbesondere solchen in digitalen Logikchips, sind die Substrate unabhängig von ihren Source-, Drain- und Gate-Verbindungen mit einer Stromschiene verbunden. Während man solche Verbindungen in einen Schaltplan aufnehmen könnte, wäre dies in etwa so, als würde man Power-Rail-Verbindungen zu jedem einzelnen Logikgatter in einem Schaltplan hinzufügen. Da 99% der Logikgatter ihre VDD an eine gemeinsame VDD gebunden und ihre VSS an eine gemeinsame VSS verdrahtet haben, wären solche Verbindungen visuelles Rauschen. In ähnlicher Weise ist bei 99% der NFETs das Substrat am negativsten Punkt und bei 99% der PFETs das Substrat am positivsten Punkt gebunden. Wenn der Substratanschluss eines MOSFET impliziert und nicht gezeigt ist, könnte man zwischen NFETs und PFETs unterscheiden, indem man einen Pfeil für den nicht verbundenen Substratanschluss verwendet, aber das könnte etwas seltsam sein.

Während es möglich ist, einen MOSFET zu konstruieren, dessen Source-Drain-Kanal symmetrisch ist, verbessert die Verwendung eines asymmetrischen Kanals die Leistung, wenn die Vorrichtung verwendet wird, um Strom in eine Richtung zu schalten, auf Kosten ihrer Leistung in die andere Richtung. Da dies oft wünschenswert ist, ist es oft hilfreich, schematische Symbole zu haben, die zwischen Source und Drain unterscheiden. Da das mit der Quelle verbundene Substratsymbol die Quellenleitung "markiert" und BJT-Symbole den Emitter markieren, dessen Verwendung der Quelle am ähnlichsten ist, verwenden MOSFET-Symbole, die kein markiertes Substrat haben, häufig einen Pfeil, dessen Richtung analog ist zu dem eines BJT.

Meines Erachtens ist der Weg, die Unterscheidung zu würdigen, wenn ein Pfeil für das Substrat gezeigt wird, der eine Stelle darstellt, an der im Allgemeinen verhindert werden muss, dass Strom in Pfeilrichtung fließt, wohingegen, wenn ein Pfeil für das Substrat gezeigt wird Quelle, die den gewünschten Stromfluss darstellt.

Ich selbst bevorzuge die Verwendung eines NFET-Symbols mit einem nach außen gerichteten Pfeil auf der Source, möglicherweise mit einem rückwärts gerichteten Source-Drain-Pfeil, wenn dies relevant wäre. Für einen PFET verwende ich einen nach innen gerichteten Source-Pfeil und füge außerdem einen Kreis am Gate hinzu. Wenn ich konzeptionelle VLSI-Entwürfe zu Illustrationszwecken skizziere (ich war noch nie am Entwurf eines tatsächlich hergestellten Chips beteiligt), haben das NFET-Symbol und das FET-Symbol für Transistoren, die als bidirektionale Durchgangsgatter verwendet werden, keinen Pfeil, sondern nur einen Verwenden Sie den Kreis oder das Fehlen desselben als Polaritätsanzeige.

Übrigens finde ich es merkwürdig, dass in Fällen, in denen diskrete MOSFETs zur Herstellung von Durchgangsgates verwendet werden, normalerweise zwei Back-to-Back-FETs verwendet werden, deren Source jeweils an das Substrat gebunden ist. Ich kann verstehen, dass in Fällen, in denen eine Schaltung die Source eines MOSFETs mit seinem Substrat verbindet, die Herstellung eines damit verbundenen Teils billiger und einfacher ist als die Verwendung eines Isolators. Ich würde jedoch denken, dass es billiger sein sollte, einen MOSFET mit einem isolierten Substrat herzustellen, als zwei MOSFETs mit jeweils einer Source-Substrat-Verbindung. Ich frage mich, ob einzelne Source-Substrat-Verbindungen in einem VLSI-Design mit Ausnahme von "bevorzugt" wärenweil es einfacher ist, viele Transistoren mit einem gemeinsamen Substrat zu verbinden, als die Substratanschlüsse von Transistoren mit isolierten Sources zu isolieren. Vielleicht ist die Situation etwas analog zu Vakuumröhren (einige Röhren verbinden die Kathode mit einem der Filamentanschlüsse, andere verwenden einen separaten Kathodenstift)?