Ich habe ein Design implementiert, das PCIe verwendet. Etwas anders ist, dass die PCIe-Schnittstelle als Chip-zu-Chip-Kommunikationsspur auf einer einzelnen Leiterplatte verwendet wird (z. B. kein PCIe-Anschluss). Das Root-Complex-Gerät ist ein Freescale i.MX6, das mit PCIe Gen 2 kompatibel ist,...