Gibt es eine Möglichkeit, die Größe von L1-, L2-, L3-Cache und RAM unter Linux zu ermitteln?

21

Gibt es eine Möglichkeit, die Größe der L1-, L2-, L3-Caches und des Arbeitsspeichers unter Linux zu ermitteln?

user3692521
quelle
Cross-Gepostet am: superuser.com/q/837970
maxschlepzig

Antworten:

23

Wenn Sie lshwinstalliert haben:

$ sudo lshw -C memory

Beispiel

$ sudo lshw -C memory
...
  *-cache:0
       description: L1 cache
       physical id: a
       slot: Internal L1 Cache
       size: 32KiB
       capacity: 32KiB
       capabilities: asynchronous internal write-through data
  *-cache:1
       description: L2 cache
       physical id: b
       slot: Internal L2 Cache
       size: 256KiB
       capacity: 256KiB
       capabilities: burst internal write-through unified
  *-cache:2
       description: L3 cache
       physical id: c
       slot: Internal L3 Cache
       size: 3MiB
       capacity: 8MiB
       capabilities: burst internal write-back
  *-memory
       description: System Memory
       physical id: 2a
       slot: System board or motherboard
       size: 8GiB
     *-bank:0
          description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
          product: M471B5273CH0-CH9
          vendor: Samsung
          physical id: 0
          serial: 67010644
          slot: DIMM 1
          size: 4GiB
          width: 64 bits
          clock: 1334MHz (0.7ns)
     *-bank:1
          description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
          product: 16JTF51264HZ-1G4H1
          vendor: Micron Technology
          physical id: 1
          serial: 3749C127
          slot: DIMM 2
          size: 4GiB
          width: 64 bits
          clock: 1334MHz (0.7ns)
Costas
quelle
1
Bitte geben Sie den Inhalt der Antworten an. Erwähnen Sie nicht nur die Namen von Befehlen, sondern zeigen Sie deren Ausgabe an.
slm
lshw(lief natürlich mit root-Erlaubnis) gab mir keine Cache-Informationen. Aber lscpuund dmidecodeTools gaben mir die Ergebnisse.
Shnd
19

lscpu

Wenn Sie sich nur für die Größen interessieren, probieren Sie lscpuaus util-linux.

Beispiel

$ lscpu
Architecture:          x86_64
CPU op-mode(s):        32-bit, 64-bit
Byte Order:            Little Endian
CPU(s):                4
On-line CPU(s) list:   0-3
Thread(s) per core:    2
Core(s) per socket:    2
Socket(s):             1
NUMA node(s):          1
Vendor ID:             GenuineIntel
CPU family:            6
Model:                 37
Model name:            Intel(R) Core(TM) i5 CPU       M 560  @ 2.67GHz
Stepping:              5
CPU MHz:               1199.000
BogoMIPS:              5319.88
Virtualization:        VT-x
L1d cache:             32K
L1i cache:             32K
L2 cache:              256K
L3 cache:              3072K
NUMA node0 CPU(s):     0-3

x86info

Es sollte auch ein Paket / Befehl mit dem Namen x86info geben. Angenommen, Sie haben i386 / x86_64, x86info -csollten detailliertere Informationen zu Caches bereitstellen.

Beispiel

$ x86info -c
x86info v1.30.  Dave Jones 2001-2011
Feedback to <[email protected]>.

Found 4 identical CPUs
Extended Family: 0 Extended Model: 2 Family: 6 Model: 37 Stepping: 5
Type: 0 (Original OEM)
CPU Model (x86info's best guess): Core i7 (Nehalem) [Clarkdale/Arrandale]
Processor name string (BIOS programmed): Intel(R) Core(TM) i5 CPU       M 560  @ 2.67GHz

Cache info
 L1 Instruction cache: 32KB, 4-way associative. 64 byte line size.
 L1 Data cache: 32KB, 8-way associative. 64 byte line size.
 L2 (MLC): 256KB, 8-way associative. 64 byte line size.
TLB info
 Instruction TLB: 2MB or 4MB pages, fully associative, 7 entries
 Instruction TLB: 4K pages, 4-way associative, 64 entries.
 Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
 Data TLB: 4KB pages, 4-way associative, 64 entries
 Data TLB: 4K pages, 4-way associative, 512 entries.
 Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
 Data TLB: 4KB pages, 4-way associative, 64 entries
 64 byte prefetching.
 Data TLB: 4K pages, 4-way associative, 512 entries.
Found unknown cache descriptors: dd 
Total processor threads: 4
This system has 1 dual-core processor with hyper-threading (2 threads per core) running at an estimated 2.65GHz
Miroslav Franc
quelle
3

Sie könnten diesen Befehl versuchen.

$sudo dmidecode -t cache

Beispiel

$ sudo dmidecode -t cache | grep -iE "leve|installed"
    Configuration: Enabled, Socketed, Level 1
    Installed Size: 32 kB
    Installed SRAM Type: Asynchronous
    Configuration: Enabled, Socketed, Level 2
    Installed Size: 256 kB
    Installed SRAM Type: Burst
    Configuration: Enabled, Socketed, Level 3
    Installed Size: 3072 kB
    Installed SRAM Type: Burst

Um RAM zu sehen, fügen Sie einfach den zusätzlichen Schalter hinzu -t memory.

$ sudo dmidecode -t cache -t memory

Verweise

Ramesh
quelle
3

getconf

getconf -a | grep CACHE

gibt:

LEVEL1_ICACHE_SIZE                 32768
LEVEL1_ICACHE_ASSOC                8
LEVEL1_ICACHE_LINESIZE             64
LEVEL1_DCACHE_SIZE                 32768
LEVEL1_DCACHE_ASSOC                8
LEVEL1_DCACHE_LINESIZE             64
LEVEL2_CACHE_SIZE                  262144
LEVEL2_CACHE_ASSOC                 8
LEVEL2_CACHE_LINESIZE              64
LEVEL3_CACHE_SIZE                  20971520
LEVEL3_CACHE_ASSOC                 20
LEVEL3_CACHE_LINESIZE              64
LEVEL4_CACHE_SIZE                  0
LEVEL4_CACHE_ASSOC                 0
LEVEL4_CACHE_LINESIZE              0

Oder für eine einzelne Ebene:

getconf LEVEL2_CACHE_SIZE

Das Coole an dieser Schnittstelle ist, dass sie nur ein Wrapper für die POSIX- sysconfC-Funktion ist (Cache-Argumente sind Nicht-POSIX-Erweiterungen) und daher auch aus C-Code verwendet werden kann.

Getestet in Ubuntu 16.04.

x86-CPUID-Anweisung

Der CPUID x86-Befehl bietet auch Cache-Informationen und kann direkt vom Benutzerland aus aufgerufen werden: https://en.wikipedia.org/wiki/CPUID

Glibc scheint diese Methode für x86 zu verwenden. Ich habe das schrittweise Debuggen / Nachverfolgen von Anweisungen nicht bestätigt, aber die Quelle für 2.28 sysdeps/x86/cacheinfo.ctut dies:

__cpuid (2, eax, ebx, ecx, edx);

TODO erstellt ein minimales C-Beispiel, das jetzt faul ist und gefragt wird unter: /programming/14283171/how-to-receive-l1-l2-l3-cache-size-using-cpuid-instruction-in-x86

ARM verfügt auch über einen architekturdefinierten Mechanismus zum Ermitteln der Cache-Größe über Register wie das Cache-Größen-ID-Register (CCSIDR). Eine Übersicht finden Sie im ARMv8-Programmierhandbuch 11.6 "Cache- Erkennung ".

Ciro Santilli ist ein Schauspieler
quelle
2

sysfsSeit 2008 werden spezielle Dateien in das / sys Linux-Dateisystem exportiert :

https://www.kernel.org/doc/Documentation/ABI/testing/sysfs-devices-system-cpu

What:       /sys/devices/system/cpu/cpu*/cache/index*/<set_of_attributes_mentioned_below>
Date:       July 2014(documented, existed before August 2008)
Description:    Parameters for the CPU cache attributes

    allocation_policy:
        - WriteAllocate: allocate a memory location to a cache line
                 on a cache miss because of a write
        - ReadAllocate: allocate a memory location to a cache line
                on a cache miss because of a read
        - ReadWriteAllocate: both writeallocate and readallocate

    coherency_line_size: the minimum amount of data in bytes that gets
                 transferred from memory to cache

    level: the cache hierarchy in the multi-level cache configuration

    number_of_sets: total number of sets in the cache, a set is a
            collection of cache lines with the same cache index

    physical_line_partition: number of physical cache line per cache tag

    shared_cpu_list: the list of logical cpus sharing the cache

    shared_cpu_map: logical cpu mask containing the list of cpus sharing
            the cache

    size: the total cache size in kB

    type:
        - Instruction: cache that only holds instructions
        - Data: cache that only caches data
        - Unified: cache that holds both data and instructions

    ways_of_associativity: degree of freedom in placing a particular block
                of memory in the cache

    write_policy:
        - WriteThrough: data is written to both the cache line
                and to the block in the lower-level memory
        - WriteBack: data is written only to the cache line and
                 the modified cache line is written to main
                 memory only when it is replaced

ID-Dateien:

What:       /sys/devices/system/cpu/cpu*/cache/index*/id
Date:       September 2016
Contact:    Linux kernel mailing list <[email protected]>
Description:    Cache id

    The id provides a unique number for a specific instance of
    a cache of a particular type. E.g. there may be a level
    3 unified cache on each socket in a server and we may
    assign them ids 0, 1, 2, ...

    Note that id value can be non-contiguous. E.g. level 1
    caches typically exist per core, but there may not be a
    power of two cores on a socket, so these caches may be
    numbered 0, 1, 2, 3, 4, 5, 8, 9, 10, ...
osgx
quelle
Ich frage mich, warum es auf meinem Rechner index0und index1beiden level 1auf Kernel v4.15 verwirrend ist. 0-Index vorbeugende Kodierung? :-)
Ciro Santilli
1
@CiroSantilli 华 华 涌 低端 人口 六四 事件, (mit dem Namen, der nicht ausgesprochen werden soll), wahrscheinlich handelt es sich bei Index0 um L1 mit typeDaten (L1-Datencache) und bei Index1 um L1 mit typeAnweisung (L1-Anweisungscache). Dann ist index2 von type Unified und levelvon 2 (L2-Cache, kann sowohl Daten als auch Anweisungen speichern)
osgx
Ah ja! Ich sollte geduldiger sein, um Dokumente zu lesen :-)
Ciro Santilli
1

cpuid

Eine weitere Option ist das Programm cpuid . Es verwendet CPUIDAnweisungen und erfordert keine root. Es kann auch im gesamten cpuidLinux-Kernel-Modul funktionieren .

cache and TLB information (2):
   0x59: data TLB: 4K pages, 16 entries
   0xba: data TLB: 4K pages, 4-way, 64 entries
   0x4f: instruction TLB: 4K pages, 32 entries
   0xc0: data TLB: 4K & 4M pages, 4-way, 8 entries
   0x80: L2 cache: 512K, 8-way, 64 byte lines
   0x30: L1 cache: 32K, 8-way, 64 byte lines
   0x0e: L1 data cache: 24K, 6-way, 64 byte lines

Beachten Sie, dass sich die Caches L1 und L2 bei herkömmlichen Consumer-CPUs auf einen Kern beziehen, während der L3-Cache von allen Kernen gemeinsam genutzt wird.

Anton Leontiev
quelle
0

wenn du nur den L3 willst dann grep "cache size" < /proc/cpuinfosollte das reichen.

Da sich jedoch die Art und Weise, in der der L3-Cache von den CPU-Archiven gemeinsam genutzt wird, unterscheidet, muss sein Wert möglicherweise normalisiert werden

untore
quelle
Vielleicht möchten Sie eine nutzlose Verwendung von Katze entfernen.
Maxschlepzig