Bedeutet ALM "Adaptives Logikmodul"? www.altera.com/literature/ds/ds_nios2_perf.pdf 1. Juli 2013 - Ein ALUT entspricht ungefähr 1,25 LEs. Bedeutet LE logisches Element und ALUT adaptive Nachschlagetabelle?
Dies ist eher eine theoretische Frage ... (Auch meine erste zu Stack Overflow) Ich frage mich, was mit den Registern des Atmel AVR-Mikrocontrollers (dh ATTINY85) während eines Mehrzyklusbefehls passiert. Das heißt, es ADIWdauert zwei Zyklen, um einem Zwei-Byte-Register (Wortregister) ein...
Ich habe eine DE0-Karte mit einer 50-MHz-Uhr, die ich in Verilog auf 100 Hz senken möchte. Könnte mir jemand mit dem Code helfen, um dies zu
Ich habe mein FPGA so programmiert, dass eine einfache 1-MHz-Rechteckfunktion erstellt wird. Wenn ich jedoch die resultierende Funktion auf meinem Oszilloskop anzeige, zeigt sie nach den Kanten eine gewisse Schwingung. Zuerst dachte ich, dies könnten die Fourier-Komponenten sein, aber das scheint...
Ich bin mit der Verwendung von Schmitt-Triggern bei der Schnittstelle mit Signalen mit niedriger Anstiegsgeschwindigkeit / sinusförmigen Wellenformen vertraut . In einem neueren Design habe ich unsere FPGA-E / A-Konfigurationen gesäubert und festgestellt, dass ich den Schmitt-Trigger für viele E /...
Normalerweise initialisiere ich Statusregister meiner FSMs durch Angabe eines Anfangswertes in meinem VHDL-Code, sodass ich nach dem Start des konfigurierten FPGA keinen Rücksetzimpuls benötige. Das folgende Beispiel zeigt dies durch einen "Ringzähler", der nur alle Zustandsregister zusammenführt:...
I2C verwendet Open-Collector-Ausgänge. FPGAs haben solche Ausgänge nicht. Sie haben jedoch Tri-State-Puffer. Wie sollte der Open-Collector-Ausgang in einer VHDL für ein FPGA definiert werden? Wie soll der Open-Collector-Ausgang in der Testbench hochgezogen werden? dh wie modelliert man den...