Ich möchte eine Phasenverriegelung in einem FPGA implementieren, ohne externe Komponenten (außer dem ADC) zu verwenden. Der Einfachheit halber ist das Sperren auf einen einfachen Binärimpuls ausreichend. Die Frequenz der Signale beträgt ~ 0,1-1% des Takts. Ich kann die integrierten Uhr-PLLs nicht...
Ich habe ein Serial-ATA-Controller-Design, das auf fast allen Geräten der Xilinx 7-Serie funktioniert, mit Ausnahme des Artix-7-Geräts, das mir Kopfschmerzen bereitet ... Das reine Design (SATA 6,0 Gbit / s, 150 MHz Designtakt) kann auf meinem Artix-7 200T implementiert werden. Wenn ich ILA-Kerne...
Ich habe eine JTAG-Kette, die 4 Spartan 6-FPGAs verbindet, die ich mit ISE iMPACT programmiere. Die Software kann jede strenge Teilmenge der 4 FPGAs hintereinander erfolgreich und in beliebiger Reihenfolge programmieren. Wenn ich jedoch versuche, alle vier FPGAs zu programmieren , geht der DONE-Pin...
Ich implementiere einen Microbee-Computer aus den 1980er Jahren auf einem FPGA neu (siehe hier ) und versuche herauszufinden, wie der Kassettenanschluss funktioniert. Hier sind die Schaltpläne für die ursprüngliche Microbee-Kassettenschnittstelle: (Quelle: toptensoftware.com ) Ich habe diese...
Ich habe gerade angefangen, digitales Logikdesign mit FPGAs zu lernen, und habe viele Projekte erstellt. Meistens (da ich eine Art Noob bin) habe ich ein Design, das perfekt simuliert (Verhaltenssimulation), aber nicht richtig synthetisiert. Meine Frage lautet also: "Welche Entwurfsschritte kann...
Ich bin völlig neu in der Welt der FPGAs und dachte, ich würde mit einem sehr einfachen Projekt beginnen: einem 4-Bit-7-Segment-Decoder. Die erste Version, die ich rein in VHDL geschrieben habe (es ist im Grunde eine einzige Kombination select, keine Uhren erforderlich) und es scheint zu...
Die Verwendung von 2-ff-Synchronisierern war ein Standard für ein Signal zum Überschreiten von Taktgrenzen. Und es gibt viele Papiere / Abbildungen, die den Mechanismus veranschaulichen, wie dieses: Es scheint, dass bclk den Impuls von adat nur einmal abtasten kann (an der zweiten ansteigenden...
Ich bin neu im FPGA und nehme derzeit an der HDL-Klasse (insbesondere Verilog) teil. Ich habe ausreichende Kenntnisse im digitalen Design wie kombinatorischen und sequentiellen Schaltungen. Ich möchte ein Projekt erstellen, das dem in diesem YouTube-Video gezeigten ähnelt . Ich weiß auch, dass...
Ich habe eine Anwendung, in der ich einen Mikrocontroller (NXP LPC1343 ) habe, der über 16-Bit-SPI mit einem FPGA verbunden ist. Es gibt auch eine SD-Karte mit demselben SPI-Port (MISO / MOSI), jedoch mit einem anderen CS / SS-Pin (beide sind gemäß SPI-Spezifikation aktiv niedrig). Eines der Dinge,...
Ich habe die folgende VHDL-Funktion, die eine gegebene mxn-Matrix amit einem nx1-Vektor multipliziert b: function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for...
Hintergrund Dies ist ein persönliches Projekt; Beim Anschließen eines FPGA an einen N64 werden die vom FPGA empfangenen Bytewerte dann über UART an meinen Computer gesendet. Es funktioniert tatsächlich ziemlich gut! Zu zufälligen Zeiten fällt das Gerät leider aus und wird dann wiederhergestellt....
Ich war überrascht und bis zu einem gewissen Grad schockiert, als ich feststellte, dass es kein etabliertes Werkzeug zum Entwerfen und Prototypen von asynchronen Schaltungen gibt. Ich suche weiterhin mit Google und anderen Mitteln, um eine gute Methode zum Entwerfen von asynchronen...
Ich programmiere seit einigen Jahren Mikrocontroller und habe gerade FPGAs entdeckt, nachdem ich an einem Kurs für digitales Design teilgenommen habe. Nachdem ich einige Nachforschungen über verschiedene FPGAs, Entwicklungsboards usw. angestellt habe, zögere ich immer noch, irgendwelche zu kaufen,...
Ich würde gerne wissen, ob es eine Möglichkeit gibt, einen PIC zum ersten Mal (in Flash schreiben) über eine FPGA-Karte zu programmieren. Der PIC ist bereits mit dem FPGA verlötet und ich kann ihn nicht entfernen. Auf dem PIC ist kein Bootloader vorhanden. Daher muss ich es im USART / SPI /...
Ich plane, eine benutzerdefinierte FPGA-Platine zu entwerfen. Die Platine enthält Sensoren. Ich muss die Ausgabe der Sensoren lesen und sie im Prozessor verarbeiten. Ich habe viele Projekte mit FPGAs abgeschlossen, aber dies wird mein erstes benutzerdefiniertes Design sein, bei dem ich auch die...
Bei dieser Frage geht es um die Implementierung eines IIR-Filters in einem FPGA mit DSP-Slices mit sehr spezifischen Kriterien. Nehmen wir an, Sie erstellen einen Filter ohne Vorwärtsabgriffe und nur 1 Rückwärtsabgriff mit dieser Gleichung: y[n]=y[n−1]⋅b1+x[n]y[n]=y[n−1]⋅b1+x[n]y[n] = y[n-1] \cdot...
Ich habe Altera-FPGAs aus dem letzten Jahr verwendet und möchte wissen, wie die darin enthaltenen PLLs funktionieren. Haben Sie wirklich irgendeine analoge Schaltung im Inneren, um den Phasenversatz zwischen VCO und externem Signal zu messen? Diese hübschen Stücke sind über einen weiten...
Ich arbeite daran, ein bereits funktionsfähiges großes FPGA-Design mit einem 64-Bit-Datenbus zu verbessern und zu bereinigen. Eine der aufgeworfenen Fragen ist: "Sollten wir alle unsere Busse auf AXI4Lite / APB umstellen oder sollten wir sie so lassen, wie sie sind?" Einige sind AXI4Lite und einige...
Ich habe Probleme damit, dass ein relativ einfaches FPGA-Design (für einen Altera Cyclone IV) das Timing für die von einem 250-MHz-Takt gesteuerte Logik erfüllt. Ich frage mich daher, wie es kommerziellen Mikroprozessoren (wie dem Intel Core i7) gelingt, das Timing bei Taktfrequenzen zu erreichen,...
Wie misst man die Phasendifferenz zweier Signale gleicher Frequenz in einem FPGA? Angenommen, ich habe zwei 150-MHz-Signale (intern im FPGA), die synchron zueinander sind, aber durch eine konstante Phasendifferenz ausgeglichen sind. Wie könnte ich dies messen? Ich habe bestehende Methoden eines...