Als «verilog» getaggte Fragen

VHDL und Verilog sind die HDLs des Tages. Was sind die Vorteile für jemanden, der überhaupt keine Erfahrung mit HDLs

Ich habe einige Erfahrungen mit FPGA / HDL-Tool-Suites wie Xilinx ISE, Lattice Diamond usw. gesammelt. Der allgemeine Workflow besteht darin, Verilog / VHDL zu schreiben, zu simulieren, zu testen und dann das FPGA zu programmieren. Ich habe ein paar Leute sagen hören, dass das ASIC-Design sehr...

Wir hatten einen sehr kurzen FPGA / Verilog-Kurs an der Universität (vor 5 Jahren) und haben immer und überall Uhren verwendet. Ich beginne jetzt wieder mit FPGAs als Hobby, und ich kann nicht anders, als mich über diese Uhren zu wundern. Sind sie unbedingt erforderlich oder kann ein FPGA-basiertes...

Können Sie eine lesbare und lehrreiche Implementierung einer CPU in VHDL oder Verilog empfehlen? Am liebsten etwas gut dokumentiertes. PS Ich weiß opencores, dass ich es mir ansehen kann , aber ich interessiere mich speziell für Dinge, die die Leute tatsächlich angeschaut und interessant gefunden...

Ich interessiere mich für das Lernen von VHDL und Verilog. Ich habe mich gefragt, ob es eine kostenlose IDE für diese

Ich habe einen Kurs in Digital Design in diesem Semester und liebe es einfach. Jetzt weiß ich, dass der Großteil der Arbeit im Bereich Embedded System und Digital Design zunächst auf Computersimulatoren erledigt und dann mithilfe von Hardware implementiert wird. Also habe ich mich gefragt, wie ich...

Da die asynchrone serielle Kommunikation auch heutzutage unter elektronischen Geräten weit verbreitet ist, sind viele von uns meiner Meinung nach von Zeit zu Zeit auf eine solche Frage gestoßen. Stellen Sie sich ein elektronisches Gerät Dund einen Computer vor, PCdie mit einer seriellen Leitung...

Mein Compiler beschwert sich über abgeleitete Latches in meinen kombinatorischen Schleifen ( always @(*), in Verilog). Mir wurde auch gesagt, dass gefolgerte Latches möglichst vermieden werden sollten. Was genau ist falsch an abgeleiteten Latches? Sie machen es sicherlich einfacher, kombinatorische...

Jedes Lehrbuch, das ich gesehen habe, macht einen großen Teil der Tatsache aus, dass Testen und Verifizieren zwei verschiedene Konzepte sind. Doch keiner von ihnen bietet eine klare (oder zumindest für mich klar genug) Unterscheidung. Um einen gewissen Zusammenhang zu schaffen, interessiere ich...

Ich habe diese Seite http://www.asic-world.com/verilog/verilog_one_day3.html gelesen, als ich auf Folgendes gestoßen bin: Normalerweise müssen wir Flip-Flops zurücksetzen. Jedes Mal, wenn die Uhr von 0 auf 1 wechselt (Posedge), prüfen wir, ob ein Reset aktiviert ist (synchroner Reset), und fahren...

Folgendes weiß ich über NPN-BJTs (Bipolar Junction Transistors): Der Basis-Emitter-Strom wird am Kollektor-Emitter HFE-mal verstärkt, so dass Ice = Ibe * HFE Vbeist die Spannung zwischen Basis-Emitter und liegt, wie bei jeder Diode, normalerweise bei 0,65V. Ich erinnere mich aber nicht daran Vec....

Ich gehe gerade einen Verilog-Testfall durch und habe eine Aussage gefunden assign XYZ = PQR_AR[44*8 +: 64]; Was bedeutet der Operator "+:"? Ich habe versucht, dies auf Google zu finden, aber keine relevante Antwort

Ich habe absolut keinen Hintergrund in programmierbarer Logik, ich benutze in meinen Projekten hauptsächlich Mikrocontroller, aber in letzter Zeit musste ich mit Video arbeiten und der Mikrocontroller ist einfach zu langsam für das, was ich brauchte, also habe ich angefangen, mit CPLDs zu spielen....

Angenommen, mir wird ein Vektor wire large_bus[63:0]der Breite 64 gegeben. Wie kann ich die einzelnen Signale zusammen XOR-verknüpfen, ohne sie alle auszuschreiben: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Ich bin besonders daran interessiert, dies für Vektoren zu tun,...

Ich komme aus einem Programmier-Hintergrund und habe nicht zu viel mit Hardware oder Firmware rumgespielt (höchstens ein bisschen Elektronik und Arduino). Was ist die Motivation, Hardwarebeschreibungssprachen (HDL) wie Verilog und VHDL gegenüber Programmiersprachen wie C oder einigen Assemblys zu...

Für Software ist das Buch Design Patterns eine Reihe von Mustern für allgemeine Aufgaben in Software und bietet Software-Anwendern eine allgemeine Terminologie, um einige der Komponenten zu beschreiben, die sie erstellen müssen. Gibt es ein solches Buch oder eine solche Ressource für...

Gesperrt . Diese Frage und ihre Antworten sind gesperrt, da die Frage nicht zum Thema gehört, aber historische Bedeutung hat. Derzeit werden keine neuen Antworten oder Interaktionen akzeptiert. Ich bin zwei Wochen von meinem ersten College-Kurs für digitales Logikdesign entfernt, und anscheinend...

Betrachten Sie einen Ausdruck wie: assign x = func(A) ^ func(B); Dabei ist der Ausgang der Funktion 32 Bit breit und x ist ein Draht mit 16 Bit. Ich möchte nur die niedrigsten 16 Bits des resultierenden xor zuweisen. Ich weiß, dass der obige Code das bereits tut, aber er generiert auch eine...

Gibt es kostenlose oder Open-Source-Synthesetools, mit denen Verilog RTL in eine generische Gate-Netzliste konvertiert werden kann? (Bestehend aus generischen NAND-, NOR-, XOR-, D-Flops / Registern usw. Eine Optimierung ist nicht erforderlich.) Wenn nicht für die vollständige Sprache, wie wäre es...

Ich bin neu bei Verilog und möchte lernen, wie man zwei Zahlen vergleicht. Vergleichen wir zum Beispiel einen Parameter oder reg (sagen wir a) mit der Zahl 2 (2'b10). Wie wird das in Verilog