Ich las über Arduino und die AVR-Architektur und blieb an dem Punkt hängen, an dem die Einführung der Harvard-Architektur in den AVR das Abwürgen oder Sprudeln von Pipelines löst ermöglicht das Laden eines Programms ohne Bediener. Aber wie kann das oben genannte Problem gelöst...
Wie kann eine CPU einen Stack nicht unterstützen? Muss keine Architektur, die Subroutinen verwendet (ich bin mir ziemlich sicher, dass dies alle Architekturen sind), die Rücksprungadresse auf den Stapel verschieben, damit sie dorthin zurückkehren kann, wo sie die Subroutine aufgerufen hat? Der...
Ich denke, ich suche nach einer Antwort auf eine wichtige Frage. Ich versuche zu verstehen, warum die MIPS-Architektur einen expliziten "Null" -Wert in einem Register verwendet, wenn Sie dasselbe erreichen können, indem Sie einfach ein Register gegen sich selbst XOR'en. Man könnte sagen, dass die...
Ich bin Student an einer IT-Schule und wir versuchen, uns ein Projekt auszudenken, mit dem wir Studenten im ersten Jahr zeigen können, wie die Dinge hinter der Bühne funktionieren, und wir haben schließlich darüber nachgedacht, einen Retro-Computer zu bauen. Ich habe viele Dinge über den...
Nachdem ich einen Computerhardwarekurs über BIOS / CMOS gelesen habe, kann ich immer noch nicht feststellen, warum der ROM-Chip des BIOS nicht mit CMOS-Technologie erstellt wurde und warum er mit einem separaten Chip namens "CMOS" zum Speichern des verbunden ist Konfigurationsinformationen. Dies...
Geschlossen . Diese Frage basiert auf Meinungen . Derzeit werden keine Antworten akzeptiert. Möchten Sie diese Frage verbessern? Aktualisieren Sie die Frage, damit sie durch Bearbeiten dieses Beitrags mit Fakten und Zitaten beantwortet werden kann .
Kürzlich wurde beobachtet, dass zwei Zweige, die denselben Verzweigungsprädiktorzustand im selben Prozess oder sogar prozessübergreifend teilen, bestimmte Seitenkanal-Exploits (Spectre) ermöglichen. Betrachten wir einen grundlegenden Verzweigungsprädiktor. Es hat 2 ^ 14 Slots und jeder Slot...
Ich lese den hochgeschätzten Text Computer Organization, in dem dieses Bild gefunden wird, das eine 32-Bit-ALU darstellen soll: Ist diese Technologie wirklich so, wie es gemacht wird, nur eine Menge 1-Bit-ALUs, also wäre eine 64-Bit-ALu nur 64 1-Bit-ALUs in Parallele? Einige, wie ich bezweifle,...
Ich hatte eine allgemeine Frage zum Intel (R) 82801FB / FBM USB Universal Host Controller (ICH6) . Der ICH6 verfügt über fünf USB-Host-Controller mit (ich nehme an) zwei physischen USB-Anschlüssen pro Controller. Meine Frage ist, liefert der ICH6 oder eine Intel SouthBridge bis zu 500 mA pro...
Bedeutet ALM "Adaptives Logikmodul"? www.altera.com/literature/ds/ds_nios2_perf.pdf 1. Juli 2013 - Ein ALUT entspricht ungefähr 1,25 LEs. Bedeutet LE logisches Element und ALUT adaptive Nachschlagetabelle?
STM32F4xx-Mikrocontroller verfügen über 128 KB SRAM + 64 KB CCM-SRAM. Der CMM-SRAM ist fest mit dem Datenbus verbunden, sodass er nicht mit DMA verwendet werden kann. Was ist der Grund, zusätzlichen SRAM als CCM hinzuzufügen? Steigert es die Leistung und wenn dies der Fall ist, warum ist es...
Ich mache derzeit eine ASIC Black Box-Überprüfung. Angenommen, ich habe ein Modul mit 200 Eingangsports mit jeweils 12 Bit Breite und einen Ausgangsport mit 64 Bit Breite. Sagen wir, es ist rein kombinatorisch im Inneren. [11:0] +------------+ inputport 0 ------/------> | | ....